专利名称：一种芯片负性阻抗的检测电路和方法
技术领域：
本发明涉及电子设备技术领域，尤其涉及一种芯片负性阻抗的检测电路和方法。
背景技术：
目前，随着现代电子设备制造工艺和技术水平的不断提高，IC芯片集成度也越来越高，相应的功耗也越来越低，进而使得芯片的驱动能力也逐步减弱；而在设置有晶振(XTAL)的电路中，电路板组件(Printed Circuit Board Assembly,简称PCBA)的负性阻抗值是一个重要的参数，能够决定PCBA能否稳定的工作。负性阻抗(-R)是指PCBA驱动XTAL的能力，如设定XTAL的内阻为Rx，PCBA的负性阻抗为-R;只有当|-R| > Rx时，XTAL才工作，即PCBA才能正常 工作，而由于实际使用过程中SMT (Surface Mount Technology)、PCB氧化、环境温度、湿度等因素都会对PCBA的负性阻抗产生一定的影响，所以在设计时要求1-Rl >5Rd (Rd为晶振最大的谐振阻抗)，这样才能保证PCBA稳定的工作。现有技术中，在进行电路设计时通常不会考虑有关负性阻抗的因素，当进行电路调试时，由于还没有检测负性阻抗的方法，工程师只能根据经验通过多次尝试更换不同型号的XTAL以找寻到与PCBA电路特性“相适应”的XTAL ;由于是根据经验进行测试，只要能启动XTAL即能确认|-R| > Rx即可，但无法进一步确认能否满足|-R| > 5Rd的条件，这样就使得在实际的使用过程中，会造成系统后续运行的稳定性大大降低，进而造成产品良率的下降。
发明内容
针对现有的晶振电路设计中存在的上述问题，现提供一种芯片负性阻抗的检测电路和方法，以精准的检测出芯片的驱动能力，进而选择较优的外接晶振，以提高系统后续运行的稳定性。本发明的目的是通过下述技术方案实现的本发明公开了一种芯片负性阻抗的检测电路，其中，包括待检测芯片、可变电阻、检测晶振、第一电容和第二电容；所述待检测芯片的输出端通过所述第一电容接地，所述待检测芯片的输入端通过所述第二电容接地；所述待检测芯片的输出端依次通过所述可变电阻和所述检测晶振与所述待检测芯片的输入端连接。上述的芯片负性阻抗的检测电路，其中，还包括一示波器，所述示波器与所述待检测芯片的输入端或输出端连接。上述的芯片负性阻抗的检测电路，其中，所述可变电阻的最大阻值设为Rmax，Rmax G (O, I ] k Ω。上述的芯片负性阻抗的检测电路，其中，所述待检测芯片为已调整好频偏的电路板组件。本发明还公开了一种芯片负性阻抗的检测方法，其中，应用于如上述的芯片负性阻抗的检测电路，包括以下步骤于一设置好频偏的待检测芯片的输出端依次串联可变电阻和检测晶振至所述待检测芯片的输出端；设置可变电阻于最小端后，给所述待检测芯片上电；若所述待检测芯片不能正常工作，则更换另一个内阻较小的检测晶振，直至所述待检测芯片能正常工作；若所述待检测芯片正常工作，则通过调节可变电阻阻值逐步增大，直至所述待检测芯片不能工作时为止，并记下此时所述可变电阻阻值Rv，进而得到此时所述待检测芯片的负性阻抗满足条件1-RI =RV+Rr ；其中，Rv为可变电阻阻值，Rr为所述待检测芯片正常工作时连接的检测晶振的实际内阻，-R为所述待检测芯片时的负性阻抗。上述的芯片负性阻抗的检测方法，其中，还包括根据待检测芯片稳定运行的公式①1-RI > 5Rd和公式②1-RI =RV+Rr可知若
权利要求
1.一种芯片负性阻抗的检测电路，其特征在于，包括待检测芯片、可变电阻、检测晶振、第一电容和第二电容； 所述待检测芯片的输出端通过所述第一电容接地，所述待检测芯片的输入端通过所述第二电容接地； 所述待检测芯片的输出端依次通过所述可变电阻和所述检测晶振与所述待检测芯片的输入端连接。
2.根据权利要求1所述的芯片负性阻抗的检测电路，其特征在于，还包括一示波器，所述示波器与所述待检测芯片的输入端或输出端连接。
3.根据权利要求1所述的芯片负性阻抗的检测电路，其特征在于，所述可变电阻的最大阻值设为 Rmax, Rmax e (O, I] kΩ。
4.根据权利要求1所述的芯片负性阻抗的检测电路，其特征在于，所述待检测芯片为已调整好频偏的电路板组件。
5.一种芯片负性阻抗的检测方法，其特征在于，应用于如权利要求1-4中所述的芯片负性阻抗的检测电路，包括以下步骤 于一设置好频偏的待检测芯片的输出端依次串联可变电阻和检测晶振至所述待检测芯片的输出端； 设置可变电阻于最小端后，给所述待检测芯片上电； 若所述待检测芯片不能正常工作，则更换另一个内阻较小的检测晶振，直至所述待检测芯片能正常工作； 若所述待检测芯片正常工作，则通过调节可变电阻阻值逐步增大，直至所述待检测芯片不能工作时为止，并记下此时所述可变电阻阻值Rv，进而得到此时所述待检测芯片的负性阻抗满足条件卜RI =Rv+!^ ； 其中，Rv为可变电阻阻值，艮为所述待检测芯片正常工作时连接的检测晶振的实际内阻，-R为所述待检测芯片时的负性阻抗。
6.根据权利要求5所述的芯片负性阻抗的检测方法，其特征在于，还包括根据待检测芯片稳定运行的公式①1-RI > 5Rd和公式②1-RI =RV+Rr可知若
7.根据权利要求5所述的芯片负性阻抗的检测方法，其特征在于，若检测到晶振不起振或所述待检测芯片不能正常工作时，通过调整所述检测晶振的频偏，以使
8.根据权利要求5所述的芯片负性阻抗的检测方法，其特征在于，所述待检测芯片的输出端和输入端还分别通过第一电容和第二电容接地。
9.根据权利要求5所述的芯片负性阻抗的检测方法，其特征在于，所述待检测芯片的输入端或输出端连接有一示波器，以用于显示所述检测晶振的输入端或输出端的电信号。
10.根据权利要求5所述的芯片负性阻抗的检测方法，其特征在于，所述可变电阻的最大阻值设为 Rmax, Rmax e (O, I] kΩ。
全文摘要
本发明涉及电子设备技术领域，尤其涉及一种晶振负阻抗的检测电路和方法，通过在设置好频偏的待检测芯片的输入端和输出端之间串联可变的电阻及内阻小于该待检测芯片负性阻抗绝对值的检测晶振，给待检测芯片上电后，经过从小至大改变可变电阻阻值，当检测到待检测芯片从正常工作到不能正常工作时，记录下此时可变电阻的阻值，并利用检测晶振的内阻，得出该待检测芯片此时的负性阻抗，即精准的检测出该待检测芯片的驱动能力，进而选择最优的晶振，以提高系统后续运行的稳定性。
文档编号G01R27/02GK103018561SQ201210501630
公开日2013年4月3日 申请日期2012年11月30日 优先权日2012年11月30日
发明者鲁灿, 王玉娟, 谢车 申请人:上海斐讯数据通信技术有限公司