专利名称：自适应测频电路的制作方法
技术领域：
本实用新型涉及汽轮机控制技术，特别是涉及一种自适应测频电路的技术。
背景技术：
汽轮机转速控制系统中，对汽轮机转速采集的准确性和实时性要求非常高。现有汽轮机转速采集方法中，等精度测频方法是目前应用较多的一种方法，如图4所示，该方法先预置一个时长为定值的预置闸门时间为t，在tl时刻发送闸门开启命令后，开始预置闸门时间t的计时，并在随后的被测信号Si的第一个上升沿到来的t2时刻，开始同时对被测信号Si和时钟基准信号sO的脉冲个数进行计数，在预置闸门时间t计时结束的时刻t3发送闸门关闭命令，并在随后的被测信号Si的第一个上升沿到来的t4时刻，同时停止被测信号Si和时钟基准信号sO的计数，实际闸门时间t’是从t2时刻开始至t4时刻结束，设被测信号Si的频率为Fe，时钟基准信号sO的频率为Fd，被测信号Si的脉冲计数值为Ne，时 钟基准信号sO的脉冲计数值为Nd，则可计算出被测信号Si的频率为Fc= (Fd/Nd) XNc。等精度测频方法在汽轮机转速较高时工作情况十分良好，但是汽轮机的转速范围较广，一般要从零到几千转/分，因此等精度测频方法在实际应用中测量低转速时会产生两种情况。第一种情况如图5所示，在预置的闸门时间t内无被测转速信号Si的上升沿，该情况下预置闸门时间t从tl时刻到t3时刻，实际的闸门时间t’等于0，计数器根本没有启动对时钟基准信号sO的脉冲计数，从而导致频率测量失败。第二种情况如图6所示，被测转速信号Si的单个周期内，时钟基准信号sO的脉冲数量大于计数器的计数范围，该情况下预置闸门时间t从tl时刻到t3时刻，实际闸门时间t’从t2时刻到t5时刻，虽然实际闸门开启，计数器开始计数，但是由于实际闸门时间t’单个周期过长，在t4时刻对时钟基准信号sO计数的计数器溢出，从而导致频率测量失败。假设磁阻传感器在汽轮机每转一圈时产生60个脉冲信号，当预置闸门时间设定在5ms时，那么汽轮机转速小于200转/分(对应频率200Hz)，此时就会发生图5所示的情况；当使用16位计数器，基准时钟频率为2500kHz时，汽轮机转速小于38转/分(对应频率38Hz)时，计数器就会发生图6所示的溢出情况。
发明内容针对上述现有技术中存在的缺陷，本实用新型所要解决的技术问题是提供一种能兼顾汽轮机的高转速及低转速状况，能实现全范围转速测量的自适应测频电路。为了解决上述技术问题，本实用新型所提供的一种自适应测频电路，其特征在于包括MPU芯片，CPLD芯片，时钟基准信号发生源；所述MPU芯片设有闸门控制端、复位端、闸门状态反馈端、溢出状态反馈端、溢出标志清除端，并设有两组数据接收端；所述CPLD芯片设有一频率输入管脚，并内置有两个D触发器及两个计数器，所述两个D触发器分别为第一 D触发器、第二 D触发器，所述两个计数器分别为第一计数器、第二计数器；所述第一 D触发器的D端接到MPU芯片的闸门控制端，第一 D触发器的Q端接到MPU芯片的闸门状态反馈端，并连接到第一计数器及第二计数器的CE端；所述CPLD芯片的频率输入管脚接到第一 D触发器的C端及第一计数器的C端；所述第二 D触发器的Q端接到MPU芯片的溢出状态反馈端，第二 D触发器的CLR端接到MPU芯片的溢出标志清除端，第二 D触发器的D端接到第二计数器的OF端；所述第二计数器的C端接时钟基准信号发生源；所述第一 D触发器、第一计数器及第二计数器的CLR端接到MPU芯片的复位端；所述第一计数器的数据输出端及第二计数器的数据输出端分别接到MPU芯片的 两组数据接收端。进一步的，所述第一计数器是8位计数器，所述第二计数器是16位计数器。本实用新型提供的自适应测频电路，利用第一 D触发器捕捉被测频率信号的上升沿，MPU芯片根据第一 D触发器的反馈信号自适应调整闸门时间，能避免因预置闸门时间内无被测转速信号上升沿而导致的频率测量失败；通过对第二计数器溢出信号的处理，避免了因对时钟基准信号计数溢出而导致的频率测量失败；因此能兼顾汽轮机的高转速及低转速状况，能实现全范围转速测量。
图I是本实用新型实施例的自适应测频电路的结构示意图；图2是本实用新型实施例的自适应测频电路中的灵敏度调节回路的电路图；图3是本实用新型实施例的自适应测频电路中的输入整形回路的电路图；图4是现有等精度测频方法的测频原理示意图；图5是现有等精度测频方法测频时，在预置的闸门时间内无被测转速信号上升沿导致频率测量失败的示意图；图6是现有等精度测频方法测频时，被测转速信号的单个周期内计数器溢出导致频率测量失败的示意图。
具体实施方式
以下结合附图说明对本实用新型的实施例作进一步详细描述，但本实施例并不用于限制本实用新型，凡是采用本实用新型的相似结构及其相似变化，均应列入本实用新型的保护范围。如图I所示，本实用新型实施例所提供的一种自适应测频电路，其特征在于包括MPU芯片Ul (微处理器)，CPLD芯片U2 (复杂可编程逻辑芯片)，时钟基准信号发生源；所述MPU芯片Ul设有闸门控制端CMD、复位端RST、闸门状态反馈端CMDST、溢出状态反馈端OvF、溢出标志清除端OvFRst,并设有两组数据接收端PU P2 ;所述CPLD芯片U2设有一频率输入管脚Fx，并内置有两个D触发器及两个计数器，所述两个D触发器分别为第一 D触发器U21、第二 D触发器U22，所述两个计数器分别为第一计数器U23、第二计数器U24，所述第一计数器U23是8位计数器，所述第二计数器U24是16位计数器；所述第一 D触发器U21的D端(数据输入端)接到MPU芯片Ul的闸门控制端CMD，第一 D触发器U21的Q端(正相输出端)接到MPU芯片Ul的闸门状态反馈端CMDST，并连接到第一计数器U23及第二计数器U24的CE端(使能端)；所述CPLD芯片U2的频率输入管脚Fx接到第一 D触发器U21的C端(时钟输入端)及第一计数器U23的C端(时钟输入端)；所述第二 D触发器U22的Q端(正相输出端)接到MPU芯片Ul的溢出状态反馈端OvF,第二 D触发器U22的CLR端(清零端)接到MPU芯片Ul的溢出标志清除端OvFRst，第
二D触发器U22的D端(数据输入端)接到第二计数器U24的OF端(溢出状态端)；所述第二计数器U24的C端(时钟输入端)接时钟基准信号发生源；所述第一 D触发器U21、第一计数器U23及第二计数器U24的CLR端(清零端)接到MPU芯片Ul的复位端RST ；所述第一计数器U23的数据输出端(Q0 Q7)及第二计数器U24的数据输出端(Q0 Q15)分别接到MPU芯片Ul的两组数据接收端P1、P2。本实用新型实施例中，所述时钟基准信号发生源为现有技术，是用于输出稳定频率时钟基准信号的信号发生电路，本实用新型实施例的时钟基准信号发生源所输出的时钟基准信号的频率为2. 5MHZ。本实用新型实施例还包括灵敏度调节回路、输入整形回路。如图2所示，所述灵敏度调节回路包括比较器U4及两个跳线器，所述两个跳线器分别为第一跳线器J21、第二跳线器J22 ；所述第一跳线器J21有一个公共端、两个选择端，所述第二跳线器J22有两个公共端、四个选择端；所述第一跳线器J21的公共端及第二跳线器J22的两个公共端分别接到比较器U4的反相输入端；所述第一跳线器J21的各选择端各经阻值相异的分压电阻接正电压，所述第二跳线器J22的各选择端各经阻值相异的分压电阻接外部频率源的负信号输出端S2-；所述比较器U4的正相输入端接到外部频率源的正信号输出端S2+，比较器U4的输出端经一电阻接到输入整形回路的输入端F2 ；所述灵敏度调节回路工作时，比较器U4将外部频率源输出的待测频率信号转换成高低电平频率信号后输出到输入整形回路，通过跳线选取不同的分压电阻可调节比较器U4的门槛电压，实现对外部频率源输出的待测信号的测量灵敏度调节。图3所示，所述输入整形回路包括光耦隔离器U5及两个反相器，所述两个反相器分别为第一反相器U6、第二反相器U7 ；所述光耦隔离器U5的输入端构成输入整形回路的输入端F2，所述第一反相器U6的输入端经电阻及电容接到光耦隔离器U5的输出端，所述第二反相器U7的输入端接到第一反相器U6的输出端，第二反相器U7的输出端接到CPLD芯片U2的频率输入管脚Fx ；所述输入整形回路工作时，先通过光耦隔离器U5对灵敏度调节回路输出的高低电平频率信号光耦隔离，再通过第一反相器U6 —次整形，再通过第二反相器U7 二次整形后输出到CPLD芯片U2的频率输入管脚Fx，以保证测量信号的质量。[0046]本实用新型实施例适用于监测汽轮机转速，使用时将汽轮机的转速频率作为外部频率源接入灵敏度调节回路，经灵敏度调节回路转换，再经输入整形回路整形后输入到CPLD芯片U2的频率输入管脚Fx。本实用新型实施例所提供的自适应测频电路的测频方法如下MPU芯片Ul先设定一个时长为定值(比如5ms)的闸门定时器，及一个时长为定值(比如40ms)的闸门延时器，然后从闸门控制端CMD输出开闸门指令，并启动闸门定时器开始开闸计时；第一 D触发器U21的D端(数据输入端)收到开闸门指令后，如果从其C端(时钟输入端)接收到的源频率信号捕捉到上升沿，则从其Q端(正相输出端)输出开闸反馈信号至MPU芯片Ul的闸门状态反馈端CMDST，同时触发第一计数器U23及第二计数器U24的CE端(使能端)使能有效，使第一计数器U23开始对自身C端(时钟输入端)接收到的源频率信号进行脉冲计数，使第二计数器U24开始对自身C端(时钟输入端)接收到的时钟基准信号进行脉冲计数；MPU芯片Ul开始开闸计时后，如果MPU芯片Ul的闸门状态反馈端CMDST在闸门定时器的设定时长内未收到开闸反馈信号，则启动闸门延时器开始一个开闸延时计时，反之则从其闸门控制端CMD输出关闸门指令，并复位重启闸门定时器，开始关闸计时；MPU芯片Ul开始一个开闸延时计时后，如果MPU芯片Ul的闸门状态反馈端CMDST在闸门延时器的设定时长内未收到开闸反馈信号，则复位重启闸门延时器，开始下一个开闸延时计时，反之则从其闸门控制端CMD输出关闸门指令，并复位重启闸门定时器，开始关闸计时；MPU芯片Ul对各次开闸延时计时的计时值进行累计，如果各次开闸延时计时的累计值达I秒，且MPU芯片Ul的闸门状态反馈端CMDST仍未收到开闸反馈信号，则判定源频率信号的闸门时间大于I秒；第一 D触发器U21的D端(数据输入端)收到关闸门指令后，如果从其C端(时钟输入端)接收到的源频率信号捕捉到上升沿，则从其Q端(正相输出端)输出关闸反馈信号至MPU芯片Ul的闸门状态反馈端CMDST，同时触发第一计数器U23及第二计数器U24的CE端(使能端)使能无效，使第一计数器U23及第二计数器U24停止计数；MPU芯片Ul开始关闸计时后，如果MPU芯片Ul的闸门状态反馈端CMDST在闸门定时器的设定时长内未收到关闸反馈信号，则启动闸门延时器开始一个关闸延时计时，反之则计算出源频率信号的频率；MPU芯片Ul开始一个关闸延时计时后，如果MPU芯片Ul的闸门状态反馈端CMDST在闸门延时器的设定时长内未收到关闸反馈信号，则复位重启闸门延时器，开始下一个关闸延时计时,反之则计算出源频率信号的频率；MPU芯片Ul对各次关闸延时计时的计时值进行累计，如果各次关闸延时计时的累计值达I秒，且MPU芯片Ul的闸门状态反馈端CMDST仍未收到关闸反馈信号，则判定源频率信号的闸门时间大于I秒；所述MPU芯片Ul还预先设定有一初始值为O的溢出计数器，初始状态下第二 D触发器U22的Q端输出一个未溢出信号，MPU芯片Ul输出关闸门指令后，当第二计数器U24计数至溢出时，其OF端(溢出状态端)即输出一个溢出信号至第二 D触发器U22的D端(数据输入端)，随即触发第二 D触发器U22的Q端(正相输出端)输出一个溢出信号至MPU芯片Ul的溢出状态反馈端OvF，MPU芯片Ul从溢出状态反馈端OvF收到溢出信号后，随即将溢出计数器的计数值加1，并从溢出标志清除端OvFRst输出一个清零指令使第二 D触发器U22复位清零，使第二 D触发器U22的Q端(正相输出端)输出一个未溢出信号；第一计数器U23及第二计数器U24分别将源频率信号的脉冲计数值及时钟基准信号的脉冲计数值实时传递给MPU芯片Ul，MPU芯片Ul根据第一计数器U23及第二计数器U24传来的计数值计算源频率信号的频率，具体计算公式为Fa= [Fb/(yXNmax + Nb)] XNa ；式中，Fa为源频率信号的频率值，Na为第一计数器的脉冲计数值，Fb为时钟基准信号的频率值，Nb为第二计数器的脉冲计数值，y为溢出计数器的计数值，Nmax为第二计数器的计数上限值，本实施例中第二计数器是16位计数器，其计数上限值Nmax=65535 ；所述源频率信号是指经灵敏度调节回路转换，再经输入整形回路整形后输入到CPLD芯片U2的频率输入管脚Fx的来源于外部频率源(汽轮机)的频率信号，所述时钟基准信号是由时钟基准信号发生源输出的频率信号。本实用新型实施例中，每完成一次测量后，MPU芯片Ul的复位端RST输出一个复位信号，使第一 D触发器U21、第一计数器U23及第二计数器U24复位清零。
权利要求1.一种自适应测频电路，其特征在于包括MPU芯片，CPLD芯片，时钟基准信号发生源； 所述MPU芯片设有闸门控制端、复位端、闸门状态反馈端、溢出状态反馈端、溢出标志清除端，并设有两组数据接收端； 所述CPLD芯片设有一频率输入管脚，并内置有两个D触发器及两个计数器，所述两个D触发器分别为第一 D触发器、第二 D触发器，所述两个计数器分别为第一计数器、第二计数器； 所述第一 D触发器的D端接到MPU芯片的闸门控制端，第一 D触发器的Q端接到MPU芯片的闸门状态反馈端，并连接到第一计数器及第二计数器的CE端； 所述CPLD芯片的频率输入管脚接到第一 D触发器的C端及第一计数器的C端； 所述第二 D触发器的Q端接到MPU芯片的溢出状态反馈端，第二 D触发器的CLR端接到MPU芯片的溢出标志清除端，第二 D触发器的D端接到第二计数器的OF端； 所述第二计数器的C端接时钟基准信号发生源； 所述第一 D触发器、第一计数器及第二计数器的CLR端接到MPU芯片的复位端； 所述第一计数器的数据输出端及第二计数器的数据输出端分别接到MPU芯片的两组数据接收端。
2.根据权利要求I所述的自适应测频电路，其特征在于所述第一计数器是8位计数器，所述第二计数器是16位计数器。
专利摘要一种自适应测频电路，涉及汽轮机控制技术领域，所解决的是全范围转速测量的技术问题。该电路包括MPU芯片，CPLD芯片，时钟基准信号发生源；所述CPLD芯片内置有两个D触发器及两个计数器；第一D触发器的D端接到MPU芯片的闸门控制端，其Q端接到MPU芯片的闸门状态反馈端，并连接到两个计数器的CE端；所述CPLD芯片的频率输入管脚接到第一D触发器及第一计数器的C端；第二D触发器的Q端接到MPU芯片的溢出状态反馈端，其CLR端接到MPU芯片的溢出标志清除端，其D端接到第二计数器的OF端；两个计数器的数据输出端分别接到MPU芯片。本实用新型提供的电路，适用于监测汽轮机转速。
文档编号G01P3/481GK202720272SQ20122029402
公开日2013年2月6日 申请日期2012年6月21日 优先权日2012年6月21日
发明者朱强, 韩媛, 许大庆, 高雪丽, 山陈琦 申请人:上海自动化仪表股份有限公司