专利名称：一种电源备自投装置的动作逻辑序列校验装置的制作方法
技术领域：
本实用新型涉及电力技术领域，尤其涉及一种电源备自投装置的动作逻辑序列校
验装置。
背景技术：
在电网系统中通常采用电源备自投装置来提高供电的可靠性，尤其是微机型电源备自投。由于电源备自投涉及到二次设备较多，而且动作逻辑存在一定的序列，对于电源备自投动作逻辑序列特别重要，如果动作逻辑序列不正确会导致电源备自投动作失败。如下一主一备接线方式为例说明，如图I所示 #1间隔线路为运行线路，#2间隔线路为备投线路，MDL分段断路器合位。其备自投动作过程如图2所示，具体如下图I中dl点发生故障后，若#1间隔线路未合闸成功。此时备自投装置检测到IM母线、2M母线均三相失压，#1间隔线路无电流，经过延时tl后，跳开#1间隔线路DLl开关，确认DLl开关跳开后，经过延时tl后，自投#2间隔线路DL2断路器。仅从一主一备接线方式中装置存在的备自投动作逻辑序列装置启动一延时tl —跳#1间隔线路DLl —延时t2确认跳闸命令一自投#2间隔线路DL2断路器一显示自投成功可知，如果需要切断负荷来配合电源备自投，则需要更多时间。当然，此处仅以一主一备接线方式为例，其他接线方式同样也需要较长时间来实现电源备自投。在长时间进行备自投动作的过程中，确保电源备自投动作逻辑序列的正确是尤为重要的，但是目前电源备自投动作逻辑序列没有专用装置进行校验，原因如下现场使用测试仪主要采用继电保护测试仪来代替电源备自投测试，通常采万用表来依次配合测量动作逻辑序列，校验时采用多次重复做试验的方法校验，不断地校验动作过程，重复复归备自投装置，校验时需要多人配合试验，耗费大量的人力物力，无法满足校验备自投动作逻辑序列要求，不能真正保装置证动作逻辑序列是否正确，从而不能及时发现装置逻辑、接线等错误。为此，有必要提供一种电源备自投动作逻辑序列校验装置以解决上述技术问题。
实用新型内容本实用新型提供一种电源备自投装置的动作逻辑序列校验装置，包括开入单元、与所述开入单元连接的中央处理器CPU控制单元、与所述CPU控制单元连接的开出单元；所述开入单元包括用于与所述电源备自投装置连接，采集所述电源备自投装置动作信号的开入量采集模块；与所述开入量采集模块连接，用于将所述开入量采集模块采集到的电源备自投装置的动作信号转换为弱电信号的弱电信号转换模块；[0016]所述CPU控制单元包括与所述开入单元的弱电信号转换模块连接，用于接收所述弱电信号转换模块向其输入的弱电信号的弱电信号米集模块；与所述开入单元的弱电信号转换模块连接，用于对所述弱电信号转换模块向其输入的弱电信号进行计时的采集计时模块；与所述弱电信号采集模块和所述采集计时模块连接，用于存储所述弱电信号采集模块所采集到的弱电信号和所述采集计时模块所计的弱电信号的时间的存储模块；与所述存储模块连接，用于对所述存储模块存储的弱电信号和弱电信号的时间进行处理后得到所述电源备自投装置的动作逻辑序列后，将处理后的电源备自投装置的动作逻辑序列返回至所述存储模块存储的处理模块；·[0021]所述开出单元包括与所述CPU控制单元的存储模块连接，用于显示所述电源备自投装置的动作逻辑序列的显示模块；与所述显示模块连接，用于将所述电源备自投装置的动作逻辑序列自动绘制成图标并输出的动作逻辑序列绘制输出模块。其中，所述开入量采集模块为Jl_Jn个开入无源接点；所述弱电信号转换模块为D1-Dn个光耦；所述Jl-Jn个开入无源接点的前端分别与电源正极连接，其后端与所述Dl-Dn个光耦的前端连接；所述Dl-Dn个光耦的后端与电源负极连接形成回路；所述Dl-Dn个光耦的输出端连接到所述CPU控制单元。其中，所述Jl开入无源接点接于所述电源备自投装置的启动接点；所述J2开入无源接点接于电源备自投装置的跳#1间隔线路DLl接点；J3开入无源接点接于电源备自投装置的L2断路器接点；当备自投装置启动，所述Jl-Jn开入无源接点闭合，电源正极、Jl-Jn开入无源接点、Dl-Dn光耦、电源负极形成回路，所述Dl-Dn光耦启动后输出命令到CPU控制单元执行。其中，所述CPU控制单元的采集计时模块、存储模块采用TH16系列芯片；其处理模块采用MSP系列处理器。其中，所述开出单元的显示模块采用液晶显示器IXD。本实用新型提供的一种电源备自投装置的动作逻辑序列校验装置，其与电源备自投装置的各个动作接点连接，监测各个动作接点的动作信号的时序，以便及时发现控制电源备自投装置的动作逻辑和接线等错误，以确保电源备自投装置的备自投动作成功。
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图I为现有技术的一主一备接线方式的示意图。图2为图I所示的一主一备接线方式的电源备自投装置的动作逻辑序列示意图。[0034]图3为本实用新型提供的一种电源备自投装置的动作逻辑序列校验装置实施例的结构示意图。图4为本实用新型提供的一种电源备自投装置的动作逻辑序列校验装置的开入单元的实施例的结构示意图。
具体实施方式
参见图3，本实用新型提供一种电源备自投装置的动作逻辑序列校验装置实施例的结构示意图。本实施例提供的电源备自投装置的动作逻辑序列校验装置，包括开入单元10、与所述开入单元10连接的中央处理器CPU控制单元11、与所述CPU 控制单元11连接的开出单元12 ；所述开入单元10包括用于与所述电源备自投装置连接，采集所述电源备自投装置动作信号的开入量采集模块100 ；与所述开入量采集模块100连接，用于将所述开入量采集模块100采集到的电源备自投装置的动作信号转换为弱电信号的弱电信号转换模块101 ；所述CPU控制单元11包括与所述开入单元10的弱电信号转换模块101连接，用于接收所述弱电信号转换模块101向其输入的弱电信号的弱电信号米集模块110 ；与所述开入单元10的弱电信号转换模块101连接，用于对所述弱电信号转换模块101向其输入的弱电信号进行计时的采集计时模块111 ；与所述弱电信号采集模块110和所述采集计时模块111连接，用于存储所述弱电信号采集模块110所采集到的弱电信号和所述采集计时模块111所计的弱电信号的时间的存储模块112 ;与所述存储模块112连接，用于对所述存储模块112存储的弱电信号和弱电信号的时间进行处理后得到所述电源备自投装置的动作逻辑序列后，将处理后的电源备自投装置的动作逻辑序列返回至所述存储模块112存储的处理模块113 ；所述开出单元12包括与所述CPU控制单元11的存储模块112连接，用于显示所述电源备自投装置的动作逻辑序列的显示模块120 ；与所述显示模块120连接，用于将所述电源备自投装置的动作逻辑序列自动绘制成图标并输出的动作逻辑序列绘制输出模块121。参见图4，本实用新型提供一种电源备自投装置的动作逻辑序列校验装置的开入单元的实施例的结构示意图。该实施例中的开入单元10的开入量采集模块100为Jl-Jn个开入无源接点；所述弱电信号转换模块101为D1-Dn个光稱；所述Jl-Jn个开入无源接点的前端分别与电源正极(具体为+E24V)连接，其后端与所述Dl-Dn个光耦的前端连接；所述Dl-Dn个光耦的后端与电源负极(具体为-E24V)连接形成回路；所述Dl-Dn个光耦的输出端连接到所述CPU控制单元。[0053]其中，所述Jl开入无源接点接于所述电源备自投装置的启动接点；所述J2开入无源接点接于如图2的电源备自投装置的跳#1间隔线路DLl接点；J3开入无源接点接于如图2的电源备自投装置的L2断路器接点；当备自投装置启动，所述Jl-Jn开入无源接点闭合，电源正极、Jl-Jn开入无源接点、Dl-Dn光耦、电源负极形成回路，所述Dl-Dn光耦启动后输出命令到CPU控制单元执行。其中，所述CPU控制单元的采集计时模块、存储模块采用TH16系列芯片；其处理模块采用MSP系列处理器。其中，所述开出单元的显示模块采用液晶显示器IXD。本实用新型提供的一种电源备自投装置的动作逻辑序列校验装置，其与电源备自投装置的各个动作接点连接，监测各个动作接点的动作信号的时序，以便及时发现控制电 源备自投装置的动作逻辑和接线等错误，以确保电源备自投装置的备自投动作成功。 值得注意的是，本实用新型描述的是电源备自投装置的动作逻辑序列校验装置的一种产品形式，其它满足本实用新型所述结构的产品，即使材质、器件名称、外观、器件摆放顺序等不影响产品特性的因素不相同，仍然属于本实用新型保护的范围。以上内容是结合具体的优选实施方式对本实用新型所作的进一步详细说明，不能认定本实用新型的具体实施只局限于这些说明。对于本实用新型所属技术领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本实用新型的保护范围。
权利要求1.一种电源备自投装置的动作逻辑序列校验装置，其特征在于，包括 开入单元、与所述开入单元连接的中央处理器CPU控制单元、与所述CPU控制单元连接的开出单元； 所述开入单元包括 用于与所述电源备自投装置连接，采集所述电源备自投装置动作信号的开入量采集模块； 与所述开入量采集模块连接，用于将所述开入量采集模块采集到的电源备自投装置的动作信号转换为弱电信号的弱电信号转换模块； 所述CPU控制单元包括 与所述开入单元的弱电信号转换模块连接，用于接收所述弱电信号转换模块向其输入的弱电信号的弱电信号采集模块； 与所述开入单元的弱电信号转换模块连接，用于对所述弱电信号转换模块向其输入的弱电信号进行计时的采集计时模块； 与所述弱电信号采集模块和所述采集计时模块连接，用于存储所述弱电信号采集模块所采集到的弱电信号和所述采集计时模块所计的弱电信号的时间的存储模块； 与所述存储模块连接，用于对所述存储模块存储的弱电信号和弱电信号的时间进行处理后得到所述电源备自投装置的动作逻辑序列后，将处理后的电源备自投装置的动作逻辑序列返回至所述存储模块存储的处理模块； 所述开出单元包括 与所述CPU控制单元的存储模块连接，用于显示所述电源备自投装置的动作逻辑序列的显示模块； 与所述显示模块连接，用于将所述电源备自投装置的动作逻辑序列自动绘制成图标并输出的动作逻辑序列绘制输出模块。
2.如权利要求I所述的电源备自投装置的动作逻辑序列校验装置，其特征在于，所述开入量采集模块为Jl-Jn个开入无源接点；所述弱电信号转换模块为=Dl-Dn个光耦； 所述Jl-Jn个开入无源接点的前端分别与电源正极连接，其后端与所述Dl-Dn个光耦的前端连接；所述Dl-Dn个光耦的后端与电源负极连接形成回路；所述Dl-Dn个光耦的输出端连接到所述CPU控制单元。
3.如权利要求2所述的电源备自投装置的动作逻辑序列校验装置，其特征在于，所述Jl开入无源接点接于所述电源备自投装置的启动接点；所述J2开入无源接点接于电源备自投装置的跳#1间隔线路DLl接点；J3开入无源接点接于电源备自投装置的L2断路器接占. 当备自投装置启动，所述Jl-Jn开入无源接点闭合，电源正极、Jl-Jn开入无源接点、Dl-Dn光耦、电源负极形成回路，所述Dl-Dn光耦启动后输出命令到CPU控制单元执行。
4.如权利要求I至3中任一项所述的电源备自投装置的动作逻辑序列校验装置，其特征在于，所述CPU控制单元的采集计时模块、存储模块采用TH16系列芯片；其处理模块采用MSP系列处理器。
5.如权利要求I至3中任一项所述的电源备自投装置的动作逻辑序列校验装置，其特征在于，所述开出单元的显示模块采用液晶显示器LCD。
专利摘要本实用新型提供一种电源备自投装置的动作逻辑序列校验装置，包括用于采集电源备自投装置的动作信号的开入单元、与所述开入单元连接，对开入单元采集到的动作信号处理成电源备自投装置的动作逻辑序列的中央处理器CPU控制单元、与所述CPU控制单元连接，显示并输出所述电源备自投装置的动作逻辑序列的开出单元。本实用新型提供的一种电源备自投装置的动作逻辑序列校验装置，其与电源备自投装置的各个动作接点连接，监测各个动作接点的动作信号的时序，以便及时发现控制电源备自投装置的动作逻辑和接线等错误，以确保电源备自投装置的备自投动作成功。
文档编号G01R31/40GK202676894SQ20122034251
公开日2013年1月16日 申请日期2012年7月16日 优先权日2012年7月16日
发明者王世祥, 卢旭, 余鹏 申请人:深圳供电局有限公司