专利名称：混合信号电路边界扫描测试控制器的制作方法
技术领域：
本实用新型涉及集成电路测试技术领域，尤其是混合信号电路边界扫描测试控制器。
背景技术：
随着半导体工艺的进步和集成电路设计技术的提高，芯片中集成晶体管的规模一直在按照摩尔定律呈指数形式增长，芯片内部集成的功能越来越强大，内部结构日趋复杂，集成电路已进入系统级芯片(SOC)时代。芯片的高集成度和印刷板的高密度组装使得集成电路芯片外部可接触的引脚越来越少,测试的难度也越来越大，芯片的测试成本甚至高于芯片本身的设计生产的费用，芯片测试已成为制约芯片发展的瓶颈。目前，在板级电路故障诊断时，施加或获取信号的主要方法是接触式诊断，即使用针床或人工使用探针，探测电路内部节点的电信号，根据这些信息进行故障定位。随着电路板逐渐向小型化、密集化、多层化的方向发展，接触式诊断的测试已经难以为继。在此背景下，边界扫描测试(BST:Boundary Scan Test)技术应运而生。基于边界扫描的标准化可测性设计技术现已形成较为成熟的体系，其影响已经涵盖了芯片、电路板、系统集成等不同层次的测试领域。IEEE 1149.1标准定义了一种标准的边界扫描结构及其测试接口，其主要思想是通过在芯片管脚和芯片内部逻辑电路之间增加边界扫描单元，实现对芯片管脚状态的串行设定和读取，主要解决电路板级数字电路的测试问题。IEEE 1149.4标准兼容IEEE 1149.1标准，此外还要通过在芯片内部新增的模拟测试总线以及相关的控制模块，实现对混合信号电路板中的模拟信号进行监测及模拟元件的参数测量。该技术标准为混合信号电路可测性设计提供了一种解决方案。然而，在混合信号集成电路中，对模拟部分的测试普遍比对数字部分的测试困难，并已成为混合信号电路测试的“瓶颈”。据国外报道，在一个混合信号芯片内，仅占硅片面积5%的模拟部分的测试成本却占了整个芯片测试成本的95%。目前对混合信号电路进行边界扫描测试采用现有的支持IEEE1149.1标准的边界扫描测试控制器，以通用的电压信号源/电流信号源及电压采集器构成模拟仪器平台，配合测试控制模块，现有的边界扫描测试控制器产生符合IEEE 1149.1标准的测试信号，由电压信号源/电流信号源产生频率和幅度可调整的电压或电流用于提供混合信号电路的激励信号，电压采集器用于采集混合信号电路响应的信号幅度，测试控制模块完成边界扫描测试控制器与微机的信息传送，并对模拟仪器平台进行控制。这种测试方式，因为边界扫描测试控制器不能直接控制模拟仪器平台，难于处理数字矢量施加、模拟激励施加，以及被测电路电压信号采集之间的同步问题。
实用新型内容本实用新型的目的是设计一种混合信号电路边界扫描测试控制器，本混合信号电路边界扫描测试控制器可产生符合IEEE 1149.1标准的测试信号，同时配有混合信号控制接口，控制模拟仪器平台的程控信号源和电压采集器，以解决数字矢量施加、模拟测试激励施加及电压采集三者之间的同步，本实用新型的混合信号边界扫描测试控制器组建的混合信号电路边界扫描测试系统可实现支持IEEE 1149.1标准的数字电路及支持IEEE 1149.4标准的混合信号电路的边界扫描测试。本实用新型的混合信号电路边界扫描测试控制器包括主机模块及经读写数据总线与主机模块连接的计数模块、命令模块,并配有处理器接口和测试总线接口，主机模块还经读写数据总线连接测试时钟分频器(TCK分频器)、通用寄存器组、模拟寄存器组、串行扫描模块和模拟仪器平台控制模块。所述模拟仪器平台控制模块，配有混合信号控制接口，该接口连接产生电压或电流激励信号的程控信号源和采集被测电路电压响应信号的电压采集器，与之交换数据。所述被测电路为支持IEEE 1149.1或IEEE 1149.4标准的电路。支持IEEEl 149.1标准的被测电路，对其的测试为数字电路边界扫描测试，此类被测电路配有测试总线接口 ；支持IEEE 1149.4标准的被测电路，对其的全面测试为数字电路边界扫描测试和模拟电路边界扫描测试，此类被测电路配有测试总线接口，还配有激励接口和响应电压采集接口。所述主机模块配有处理器接口，处理器接口包括16位双向数据总线(DATA(15:0) )、5位地址线(ADDR(4:0))、读信号线(^ )、写信号线( )、芯片选择线(CS )、中断请求线(WTR )和复位信号线(RESET)。处理器接口用于连接微处理器，主机模块通过处理器接口接收微处理器发送的并行数据，并存储到本混合信号电路边界扫描测试控制器相应的寄存器中，主机模块通过处理器接口发送本混合信号电路边界扫描测试控制器的状态数据和测试结果给微处理器。所述测试时钟分频器，用于产生频率可调节的TCK时钟信号。所述串行扫描模块配有两组`测试总线接口( JTAG接口)，一组测试总线接口连接所述被测电路的一条独立的扫描链路的测试总线接口，或者两组测试总线接口同时连接所述被测电路的两条独立的扫描链路的测试总线接口。每组测试总线接口包括测试复位线(TRST.)、测试时钟线(TCK)、测试模式选择线(TMS)、测试数据输出线(TD0)、测试数据输入线(TDI)。串行扫描模块根据IEEE 1149.1标准输出测试模式选择信号(TMS)，在测试访问端口(TAP)控制器移位指令寄存状态和移位数据寄存状态通过测试数据输出线(TDO)发送测试命令和测试数据到被测电路，同时经测试数据输入线(TDI)接收被测电路的串行测试结果。所述计数模块对被测电路的测试访问端口(TAP)控制器的数据移位状态、指令移位状态和测试运行/空闲状态三种状态进行计数。被测电路的测试指令/矢量在移位指令/数据寄存状态时，在一个测试时钟(TCK)的时钟周期移位I位指令/数据，移位的次数为测试指令/矢量的二进制位数，所述测试指令的二进制位数为被测电路扫描链中的各个芯片的边界扫描测试指令的二进制位数的总和；所述测试矢量的二进制位数为被测电路边界扫描链中的各个芯片的边界扫描单元数的总和。所述命令模块，包含复位命令、测试运行/空闲命令、指令扫描命令和数据扫描命令四类指令。所述复位命令为输出测试模式选择信号(TMS)使被测电路的测试访问端口(TAP)控制器进入测试逻辑复位状态；所述测试运行/空闲命令为输出测试模式选择信号(TMS)使被测电路的测试访问端口(TAP)控制器进入测试运行/空闲状态；所述指令扫描命令主要包含移位指令寄存状态和暂停指令寄存状态两个稳定状态。命令模块输出测试模式选择信号(TMS)，使被测电路的测试访问端口(TAP)控制器处于移位指令寄存状态，被测电路的测试访问端口(TAP)控制器在此状态下在一个测试时钟(TCK)的时钟周期串行移位一位指令，同时本混合信号电路边界扫描测试控制器的计数模块对测试时钟(TCK)进行计数，当实际移位的指令位数小于32位计数器指示的指令长度时，输出测试模式选择信号(TMS)使被测电路的测试访问端口(TAP)控制器进入测试运行/空闲状态；实际移位的指令位数大于32位计数器指示的指令长度时，输出测试模式选择信号(TMS)使被测电路的测试访问端口(TAP)控制器进入暂停指令寄存状态，等待再次接收指令，完成剩下指令的移位操作。所述数据扫描命令，主要包含使被测电路处于移位数据寄存状态和暂停数据寄存状态两个稳定状态，命令模块输出测试模式选择信号(TMS)，使被测电路的测试访问端口(TAP)控制器处于移位数据寄存状态，被测电路的测试访问端口(TAP)控制器在此状态下在一个测试时钟(TCK)的时钟周期串行移位一位数据，同时本测试控制器的计数模块对测试时钟(TCK)进行计数，当实际移位的数据位数小于32位计数器指示的数据长度时，输出测试模式选择信号(TMS)使被测电路的测试访问端口(TAP)控制器进入测试运行/空闲状态；实际移位的数据位数大于32位计数器指示的数据长度时，输出测试模式选择信号(TMS)使被测电路的测试访问端口(TAP)控制器进入暂停数据寄存状态，等待再次接收数据，完成剩下数据的移位操作。所述混合信号控制接口为串行外设(SPI,Serial Peripheral Interface的缩写)从模式接口，以模拟仪器平台为主机配有串行外设(SPI)主模式接口，以本混合信号电路边界扫描测试控制器为从机配有串行外设从模式接口。模拟仪器平台包括对被测电路产生电压或电流激励信号的程控信号源和采集被测电路电压响应信号的电压采集器。从机的串行外设从模式接口与主机的串行外设主模式接口连接进行数据交换。模拟仪器平台通过串行外设接口接收模拟仪器平台控制模块发出的电压/电流激励信号的频率和幅度控制信息，同时通过串行外设接口向模拟仪器平台控制模块发送电压采集器的电压采集结果。所述串行外设从模式接口包括时钟线(SCK)、从机选择线(^ )、主机输出从机输入线(MOSI)和主机输入从机输出线(MISO )，该 串行外设从模式接口符合串行外设接口标准时序要求。所述通用寄存器组，用于控制本混合信号电路边界扫描测试控制器完成不同的操作的控制，包括配置寄存器、命令寄存器、状态寄存器、测试数据输入缓冲器、测试数据输出缓冲器和32位计数器。所述配置寄存器，为16位可读/写寄存器，用于配置本混合信号电路边界扫描测试控制器的两组测试总线接口的测试时钟频率、测试模式选择(TMS)输出模式、测试数据输出(TDO)输出模式和电路模式选择四种配置信息。所述命令寄存器为16位可读/写寄存器，分为高8位和低8位两组，分别为本混合信号电路边界扫描测试控制器的两组测试总线接口的命令，主要分为测试复位，测试运行/空闲，指令扫描和数据扫描四类命令。所述状态寄存器，为16位的只读寄存器，分为高8位和低8位两组，分别表示两组测试总线接口所连接的被测电路扫描链路的测试访问端口控制器的运行状态和模拟电路测试响应结果的状态。所述测试数据输入缓冲器，为4个16位只读先进先出(FIFO)寄存器，用于保存通过测试数据输入线(TDI)串行移入的被测电路的测试结果，两组测试总线接口分别拥有独立的测试数据输入缓冲器。所述测试数据输出缓冲器，为4个16位只写先进先出(FIFO)寄存器，用于保存通过测试数据输出线(TDO)串行移出的测试指令或测试矢量，两组测试总线接口分别拥有独立的测试数据输出缓冲器。所述32位计数器，为32位的可读/写寄存器，用于记录指令移位或者数据移位的位数，即实现对测试时钟分频器(TCK)的时钟周期的计数，以保证进行边界扫描测试时，被测电路测试数据输入线(TDI)输入的测试指令或测试矢量的位数正确。两组测试总线接口分别拥有独立的32位计数器。所述模拟寄存器组，包括频率寄存器、幅度寄存器、有效值寄存器和用户寄存器。所述频率寄存器为48位只读寄存器，用于保存模拟仪器平台的程控信号源交流电压或电流激励频率控制信息；所述幅度寄存器为48位只读寄存器，用于保存模拟仪器平台的程控信号源的交/直流电压或电流激励幅度控制信息；所述有效值寄存器为48位只写寄存器，用于保存模拟仪器平台的电压采集器采集到的交/直流电压响应结果；所述用户寄存器为48位可读/写寄存器，共有I 3组，由用户根据需要自行定义用途。与现有技术相比，本实用新型混合信号电路边界扫描测试控制器的优点为:1、兼容IEEE 1149.1标准和IEEE 1149.4标准，配有串行外设从模式接口，可控制模拟仪器平台的对被测电路产生电压或电流激励信号解决了混合信号电路边界扫描测试中的测试总线接口(JTAG)数字矢量施加、模拟测试激励施加及电压采集三者之间的同步问题；2、便于组装混合信号电路边界扫描测试系统，省去了通用仪器的高昂费用，有效提高了模拟边界扫描测试系统的性价比。
图1为本混合信号电路边`界扫描测试控制器实施例结构框图。图中标号为:1、测试总线接口，2、混合信号控制接口，3、处理器接口，4、读写数据总线。
具体实施方式
以下结合附图及实施例对本实用新型作进一步描述:本混合信号电路边界扫描测试控制器实施例如图1所示，包括主机模块及经读写数据总线4与主机模块连接的计数模块、命令模块、测试时钟分频器(TCK分频器)、通用寄存器组、模拟寄存器组、串行扫描模块和模拟仪器平台控制模块。所述主机模块配有处理器接口 3，处理器接口 3包括16位双向数据总线(DATA(15:0) )、5位地址线(ADDR(4:0))、读信号线(RD )、写信号线( )、芯片选择线(CS )、中断请求线( ^ Ι )和复位信号线(RESET)。处理器接口用于连接微处理器，主机模块通过处理器接口 3接收微处理器发送的并行数据，并存储到本混合信号电路边界扫描测试控制器相应的寄存器中，主机模块通过处理器接口发送本混合信号电路边界扫描测试控制器的状态数据和测试结果给微处理器。本例的模拟仪器平台控制模块配有串行外设SPI从模式接口作为混合信号控制接口 2，该接口连接产生电压或电流激励信号的程控信号源和采集被测电路电压响应信号的电压采集器连接，与之交换数据。以模拟仪器平台为主机配有SPI主模式接口，以本混合信号电路边界扫描测试控制器为从机配有SPI从模式接口。模拟仪器平台包括对被测电路产生电压或电流激励信号的程控信号源和采集被测电路电压响应信号的电压采集器。从机的SPI从模式接口与主机的SPI主模式接口连接进行数据交换。所述SPI从模式接口包括时钟线(SCK)、从机选择线(^ )、主机输出从机输入线(MOSI)和主机输入从机输出线(MIS0)，该SPI从模式接口符合SPI标准时序要求。 模拟仪器平台通过SPI接口接收模拟仪器平台控制模块发出的电压/电流激励信号的频率和幅度控制信息，同时通过SPI接口向模拟仪器平台控制模块发送电压采集器的电压采集结果。SPI通信时序是:在时钟线(SCK)的时钟周期的上升沿，混合信号边界扫描测试控制器通过主机输出从机输入线(MOSI)将数据串行移入；在时钟线(SCK)的时钟周期的下降沿，混合信号电路边界扫描测试控制器通过主机输入从机输出线(MISO)将内部数据串行移出。为完成串行外设接口 SPI通信方式，所述模拟仪器平台控制模块通过读取SPI状态寄存器获取混合信号边界扫描测试控制器模拟测试状态，利用SPI通信寄存器设置需要访问的模拟寄存器的类型，读取频率寄存器和幅度寄存器设置程控信号源的电压/电流激励信号的频率和幅度，采集被测电路电压响应结果保存于有效值寄存器。所述SPI通信寄存器为8位寄存器，主要用于选择通用寄存器组的相应寄存器和读/写操作类型，其位定义和功能如表1:表1、SPI通信寄存器各位的定义和功能一览表
权利要求1.合信号电路边界扫描测试控制器，包括主机模块及经读写数据总线与主机模块连接的计数模块、命令模块，并配有处理器接口和测试总线接口，其特征在于: 所述主机模块还经读写数据总线连接测试时钟分频器、通用寄存器组、模拟寄存器组、串行扫描模块和模拟仪器平台控制模块；所述模拟仪器平台控制模块，配有混合信号控制接口，该接口连接产生电压或电流激励信号的程控信号源和采集被测电路电压响应信号的电压采集器连接；所述被测电路为支持IEEE 1149.1或IEEE 1149.4标准的电路。
2.根据权利要求1所述的混合信号电路边界扫描测试控制器，其特征在于: 所述主机模块配有处理器接口，处理器接口包括16位双向数据总线、5位地址线、读信号线、写信号线、芯片选择线、中断请求线和复位信号线。
3.根据权利要求1所述的混合信号电路边界扫描测试控制器，其特征在于: 所述串行扫描模块配有两组测试总线接口，一组测试总线接口连接所述被测电路的一条独立的扫描链路的测试总线接口，或者两组测试总线接口同时连接所述被测电路的两条独立的扫描链路的测试总线接口 ；每组测试总线接口包括测试复位线、测试时钟线、测试模式选择线、测试数据输出线、测试数据输入线。
4.根据权利要求1所述的混合信号电路边界扫描测试控制器，其特征在于: 所述混合信号控制接口为串行外设从模式接口，以模拟仪器平台为主机配有串行外设主模式接口，以本混合信号电路边界扫描测试控制器为从机配有串行外设从模式接口 ；模拟仪器平台包括对被测电路产生电压或电流激励信号的程控信号源和采集被测电路响应信号的电压采集器，从机的串行外设从模式接口与主机的串行外设主模式接口连接进行数据交换。
5.根据权利要求4所述的混合信号电路边界扫描测试控制器，其特征在于: 所述串行外设从模式接口包括时钟线、从机选择线、主机输出从机输入线和主机输入从机输出线，该串行外设从模式接口符合串行外设标准时序要求。
6.根据权利要求1所述的混合信号电路边界扫描测试控制器，其特征在于: 所述通用寄存器组，包括配置寄存器、命令寄存器、状态寄存器、测试数据输入缓冲器、测试数据输出缓冲器和32位计数器； 所述配置寄存器，为16位可读/写寄存器； 所述命令寄存器为16位可读/写寄存器，分为高8位和低8位两组； 所述状态寄存器，为16位的只读寄存器，分为高8位和低8位两组； 所述测试数据输入缓冲器，为4个16位只读先进先出寄存器，两组测试总线接口分别拥有独立的测试数据输入缓冲器； 所述测试数据输出缓冲器，为4个16位只写的先进先出寄存器，两组测试总线接口分别拥有独立的测试数据输出缓冲器； 所述32位计数器，为32位的可读/写寄存器，两组测试总线接口分别拥有独立的32位计数器。
7.根据权利要求1所述的混合信号电路边界扫描测试控制器，其特征在于: 所述模拟寄存器组，包括频率寄存器、幅度寄存器、有效值寄存器和用户寄存器； 所述频率寄存器为48位只读寄存器； 所述幅度寄存器为48位只读寄存器；所述有效值寄存器为48位只写寄存器；所述用户寄存器为48位可读/ 写寄存器，共有I 3组。
专利摘要本实用新型为混合信号电路边界扫描测试控制器，包括主机模块及经读写数据总线与主机模块连接的计数模块、命令模块、测试时钟分频器、通用寄存器组、模拟寄存器组、串行扫描模块和模拟仪器平台控制模块，并配有处理器接口和测试总线接口。模拟仪器平台控制模块配有混合信号控制接口，该接口连接产生电压/电流激励信号的程控信号源和采集被测电路响应信号的电压采集器。主机模块的处理器接口连接微处理器。串行扫描模块配有两组测试总线接口，混合信号控制接口为SPI接口、与模拟仪器平台连接。本控制器便于组装混合信号电路边界扫描测试系统进行数字/模拟边界扫描测试，解决了数字矢量施加、模拟测试激励施加及电压采集三者的同步问题。
文档编号G01R31/3167GK202929399SQ20122041312
公开日2013年5月8日 申请日期2012年8月20日 优先权日2012年8月20日
发明者黄新, 陈寿宏, 雷加, 李延平, 何峰, 尚玉玲, 马峻, 谈恩民, 颜学龙 申请人:桂林电子科技大学