一种邮票孔封装的核心板自检与烧录装置、方法
【专利摘要】本发明公开了一种邮票孔封装的核心板自检与烧录装置、方法，装置包括测试板、邮票孔焊盘接口模块，所述邮票孔焊盘接口模块具有若干顶针，所述顶针与所述邮票孔一一对应接触，所述测试板包括SPI?FLASH存储模块、邮票孔焊盘接口硬件自检模块，所述邮票孔焊盘接口模块与所述SPI?FLASH存储模块电连接，所述邮票孔焊盘接口模块还与所述邮票孔焊盘接口硬件自检模块电连接。通过采用本发明所述邮票孔封装接口板的自检与烧录装置，能够在核心板焊接完成后立刻对核心板进行硬件检测，检测核心板硬件是否正常，若发现焊接不良品则即刻返工处理，且将所有涉及到BGA封装器件焊接不良的问题，均在外协加工阶段解决，能确保核心板的质量，极大的提高了生产效率。
【专利说明】—种邮票孔封装的核心板自检与烧录装置、方法
【技术领域】
[0001]本发明涉及核心板【技术领域】，尤其涉及一种邮票孔封装的核心板自检与烧录装置、方法。
【背景技术】
[0002]邮票孔封装的核心板四边均是金属化半孔，后续将邮票孔封装的核心板简称为核心板。其中，大部分核心板为多层板，包括控制模块、NAND FLASH存储模块以及DDR2SDRAM(DDR2 SDRAM:Double-Data-Rate Two Synchronous Dynamic Random Access Memory第二代双倍数据率同步动态随机存取存储器)存储模块，且往往具有BGA(BGA =Ball GridArray球栅阵列结构的PCB，它是集成电路采用有机载板的一种封装法)封装器件，对加工、焊接等工艺要求均很高，造价也很高。
[0003]目如,在核心板焊接完成后，将核心板贴焊于PCB板上，组装成完整广品，再对完整产品进行检测和程序烧录。其存在如下缺陷:
[0004]首先，产品一旦出现问题，不仅很难定位故障点及故障原因，还要对具有许多焊盘脚的核心板进行拆焊，耗费工作人员大量时间，降低了生产效率。而且，在拆焊过程中，核心板很容易会被人为损坏，增加了产品制作成本。
[0005]其次，核心板组装完成后，需连接电脑后，才能进行程序烧录，使用起来极为不方便，不仅对烧录人员的要求高，需要掌握电脑等相关知识，而且由于需烧录的程序代码较大，烧录时间也较长，效率极其低下。
【发明内容】
[0006]基于此，本发明在于克服现有技术的缺陷，提供一种能实现硬件自检测与程序烧录，且能够提高产品合格率与生产效率，并能降低生产成本的邮票孔封装的核心板自检与烧录装置。
[0007]其技术方案如下:一种邮票孔封装的核心板自检与烧录装置，包括测试板、邮票孔焊盘接口模块，所述邮票孔焊盘接口模块具有若干顶针，所述顶针与所述邮票孔一一对应接触，所述测试板包括SPI FLASH存储模块、邮票孔焊盘接口硬件自检模块，所述邮票孔焊盘接口模块与所述SPI FLASH存储模块电连接，所述邮票孔焊盘接口模块还与所述邮票孔焊盘接口硬件自检模块电连接。
[0008]下面对技术方案进一步说明:
[0009]优选的，所述测试板还包括USB HOST接口模块，所述USB HOST接口模块用于获取U盘中的程序，所述USB HOST接口模块与所述邮票孔焊盘接口模块电连接。
[0010]优选的，所述测试板还包括指示模块，所述指示模块与所述邮票孔焊盘接口模块电连接，所述指示模块包括硬件检测状态指示模块和/或程序烧录状态指示模块，所述硬件检测状态指示模块用于显示核心板的硬件检测是否正常，所述程序烧录状态指示模块用于显示程序是否烧录成功。
[0011]优选的，所述邮票孔焊盘接口硬件自检模块包括若干电阻，每两个所述顶针之间连接有所述电阻。
[0012]优选的，还包括电源模块，所述电源模块分别与所述测试板、核心板电连接。
[0013]本发明还提供一种采用了本发明所述邮票孔封装的核心板自检与烧录装置的方法，包括如下步骤:
[0014]将所述测试板通过邮票孔焊盘接口模块与核心板的邮票孔电连接；
[0015]将所述SPI FLASH存储模块中的程序导入到所述核心板的DDR2 SDRAM存储模块中；
[0016]通过所述邮票孔焊盘接口硬件自检模块对核心板进行硬件检测；
[0017]通过USB HOST接口模块读取U盘中的程序，并写入到核心板的NAND FLASH存储模块中。
[0018]优选的，在将所述测试板通过邮票孔焊盘接口模块与核心板的邮票孔电连接步骤后还包括步骤:当核心板的所有邮票孔均与所述邮票孔焊盘接口模块电连接后将所述核心板通电。
[0019]优选的，在通过所述邮票孔焊盘接口硬件自检模块对核心板进行硬件检测步骤后还包括步骤:将核心板的硬件检测状态用硬件检测状态指示模块指示。
[0020]优选的，在通过USB HOST接口模块读取U盘中的程序，并写入到核心板的NANDFLASH存储模块中步骤后包括步骤:将程序烧录状态用程序烧录状态指示模块指示。
[0021]优选的，通过所述邮票孔焊盘接口硬件自检模块对核心板进行硬件检测步骤包括:依次将每两个邮票孔之间用电阻连接，通过回环测试获取核心板的硬件检测状态。
[0022]下面对前述技术方案的原理、效果等进行说明:
[0023]1、通过采用本发明所述邮票孔封装接口板的自检与烧录装置，能够在核心板焊接完成后立刻对核心板进行硬件检测，检测核心板硬件是否正常，若发现焊接不良品则即刻返工处理，且将BGA封装器件焊接不良的核心板，均在外协加工阶段解决，能提高核心板的质量，极大提高了核心板的生产效率。
[0024]2、通过USB HOST接口模块读取U盘信息，并写入到核心板的NAND FLASH存储模块中，能对硬件自检合格的核心板自动完成程序烧录步骤，节省了生产步骤，大大提高了生产效率。
[0025]3、本发明所述邮票孔封装接口板的自检与烧录装置成本低，操作简单，对操作人员要求低，一个人可以同时使用多个装置同时进行多个核心板的硬件自测和U盘程序烧录操作，适合于批量核心板的检测和烧录，生产效率极高。
[0026]4、使用U盘将程序烧录到核心板的NANDFLASH存储器中，不需要电脑而脱机进行烧录，使用方便，也不会受到使用场所因为电压不稳，电磁干扰等原因的限制。
[0027]5、由于利用核心板的控制器可从测试板中的SPI FLASH存储器中启动的机制，本发明所述邮票孔封装接口的自检与烧录装置设计简单，无需增设额外控制器，其依靠核心板的控制器配合测试板完成对核心板的自检与烧录步骤。
[0028]6、测试板还设有指示模块，用于显示核心板的硬件检测是否正常与显示程序是否烧录成功，其能及时将核心板的硬件检测状态与程序烧录是否成功反馈给工作人员，以便工作人员迅速进入下一步操作，提高核心板产品的生产效率。
【专利附图】
【附图说明】
[0029]图1是本发明实施例所述邮票孔封装接口板自检与烧录装置与核心板连接示意图；
[0030]图2是本发明所述指示模块结构示意图。
[0031]附图标记说明:
[0032]10、测试板，11、SPI FLASH存储模块，12、邮票孔焊盘接口模块，13、邮票孔焊盘接口硬件自检模块，14、USB HOST接口模块，15、指示模块，151、硬件检测状态指示模块，152、程序烧录状态指示模块，16、电源模块，20、核心板，21、CPU, 22、NAND FLASH存储模块，23、DDR2 SDRAM存储模块，24、邮票孔。
【具体实施方式】
[0033]下面结合附图对本发明的实施例进行详细说明:
[0034]如图1所示，本发明所述的邮票孔封装的核心板自检与烧录装置，包括测试板10、邮票孔焊盘接口模块12，所述邮票孔焊盘接口模块12具有若干顶针，所述顶针与所述邮票孔 24--对应接触，所述测试板 10 包括 SPI FLASH (SPI:serial peripheral interface
串行外围设备接口)存储模块11、邮票孔24焊盘接口硬件自检模块13，所述邮票孔焊盘接口模块12与所述SPI FLASH存储模块11电连接，所述邮票孔焊盘接口模块12还与所述邮票孔焊盘接口硬件自检模块13电连接。
[0035]通过采用本发明所述邮票孔封装接口板的自检与烧录装置，将核心板的邮票孔与邮票孔焊盘接口模块12的顶针一一抵触，在核心板20焊接完成后立刻对核心板20进行硬件检测，检测核心板20硬件是否正常，若发现焊接不良品则即刻返工处理，且将所有BGA封装器件存在焊接不良问题的核心板在外协加工阶段解决，能提高核心板20的质量，并提高了核心板的生产效率。
[0036]在本发明实施例中，所述测试板10还包括USB HOST接口模块14，所述USBH0ST接口模块14提供USB接口，将USB接口与U盘连接，用于获取U盘中的程序，所述USB HOST接口模块14与所述邮票孔焊盘接口模块12电连接。
[0037]所述测试板10还包括指示模块15，所述指示模块15与所述邮票孔焊盘接口模块12电连接，如图2所示，所述指示模块15包括硬件检测状态指示模块151和/或程序烧录状态指示模块152，所述硬件检测状态指示模块151用于显示核心板20的硬件检测是否正常，所述程序烧录状态指示模块152用于显示程序是否烧录成功。
[0038]所述邮票孔焊盘接口硬件自检模块13包括若干电阻，每两个所述顶针之间连接有所述电阻。采用回环测试的方法，依次对与电阻构成每个硬件测试回路进行测试，当发现所有测试回路均正常后，则显示核心板的硬件检测正常，否则，若发现其中任何一个测试回路测试不正常，则告知操作人员核心板的硬件检测存在故障。
[0039]所述邮票孔封装接口板的自检与烧录装置还包括电源模块16，所述电源模块16分别与所述测试板10、核心板20电连接。通过采用电源模块16能够将市电转换为测试板10与核心板20所需的电压。
[0040]本发明还提供一种采用了本发明所述邮票孔封装的核心板自检与烧录装置的方法，包括如下步骤:将所述测试板10通过邮票孔焊盘接口模块12与核心板20的邮票孔24电连接；将所述SPI FLASH存储模块11中的程序导入到所述核心板20的DDR2 SDRAM存储模块23中；通过所述邮票孔焊盘接口硬件自检模块13对核心板20进行硬件检测；通过USBHOST接口模块14与U盘电连接，读取U盘中的程序，并写入到核心板20的NAND FLASH存储模块22中。
[0041]其中，在将所述测试板10通过邮票孔焊盘接口模块12与核心板20的邮票孔24电连接步骤后还包括步骤:当核心板20的所有邮票孔24均与所述邮票孔焊盘接口模块12电连接后将所述核心板20通电。
[0042]在通过所述邮票孔焊盘接口硬件自检模块13对核心板20进行硬件检测步骤后还包括步骤:将核心板20的硬件检测状态用硬件检测状态指示模块151指示。在通过USBHOST接口模块14读取U盘中的程序，并写入到核心板20的NANDFLASH存储模块22中步骤后包括步骤:将程序烧录状态用程序烧录状态指示模块152指示。
[0043]通过所述邮票孔焊盘接口硬件自检模块13对核心板20进行硬件检测步骤包括:依次将每两个邮票孔24之间用电阻连接，通过回环测试获取核心板20的硬件检测状态。
[0044]下面再给出邮票孔封装接口板的自检与烧录方法的更加具体的实施例:
[0045]将9V-12V的电源适配器一端接入到邮票孔封装接口板的自检与烧录装置的电源模块输入端，一端接入220V市电，将待测的核心板20放置于卡槽内，将核心板20所有邮票孔与卡槽上的邮票孔焊盘接口模块12的顶针完全接触。在检测到核心板20完全接触后，给核心板20上电。核心板20上CPU 21将可以根据设置在邮票孔封装接口板上的启动开关选择从SPI FLASH存储模块11启动，SPI FLASH存储模块11内的程序将会导入到核心板20的DDR2 SDRAM存储模块中运行起来，并开始对核心板硬件外设自测。其中，判定DDR2SDRAM存储模块和NANDFLASH存储模块读写SPI FLASH存储模块11内的程序成功后，再进行核心板20的硬件进行回环测试，若测试OK后，将点亮硬件自测状态指示灯。然后，对与USB HOST接口模块连接的U盘进行读写和文件分析，将识别到符合要求的文件烧录进核心板20上的NAND FLASH存储模块中，烧写成功后，将点亮程序烧录状态指示灯。当上述硬件自测状态与程序烧录状态均OK后，便会点亮操作成功指示灯，并同时驱动蜂鸣器长响一声，以告知操作人员核心板硬件检测正常，且程序烧录完毕。否则，整个测试流程只要任何一个环节出现问题，指示模块15都将提示报警并立刻停止下来。具体的，通过点亮异常告警指示灯，并同时驱动蜂鸣器已I秒的周期响一声，停一声，共3个周期，告知操作人员核心板存在故障。本发明邮票孔封装接口板的自检与烧录方法的操作极其简单，耗时短，能提高邮票孔封装接口板的自检与烧录装置的生产效率。
[0046]综上可知，本发明所述邮票孔封装接口板的自检与烧录装置、方法具有如下优占-
^ \\\.
[0047]1、通过采用本发明所述邮票孔封装接口板的自检与烧录装置，能够在核心板20焊接完成后立刻对核心板20进行硬件检测，检测核心板20硬件是否正常，若发现焊接不良品则即刻返工处理，且将BGA封装器件焊接不良问题的核心板均在外协加工阶段处理，能提高核心板20的质量，并极大提高了生产效率。
[0048]2、通过USB HOST接口模块14读取U盘信息，并写入到核心板20的NAND FLASH存储模块22中，能对硬件自检合格的核心板20自动完成程序烧录步骤，节省了生产步骤，大大提闻了生广效率。
[0049]3、本发明所述邮票孔封装接口板的自检与烧录装置成本低，操作简单，对操作人员要求低，一个人可以同时使用多个装置同时进行多个核心板20的硬件自测和U盘程序烧录操作，适合于批量核心板20的检测和烧录，生产效率极高。
[0050]4、使用U盘将程序烧录到核心板20的NANDFLASH存储器中，不需要电脑而脱机进行烧录，使用方便，也不会受到使用场所因为电压不稳，电磁干扰等原因的限制。
[0051]5、由于利用核心板20的控制器可从测试板10中的SPI FLASH存储器中启动的机制，本发明所述邮票孔封装接口的自检与烧录装置设计简单，无需增设额外控制器，其依靠核心板20的控制器配合测试板10完成对核心板20的自检与烧录步骤。
[0052]6、测试板10还设有指示模块15，用于显示核心板20的硬件检测是否正常与显示程序是否烧录成功，其能及时将核心板20的硬件检测状态与程序烧录是否成功反馈给工作人员，以便工作人员迅速进入下一步操作，提高核心板20产品的生产效率。
[0053]以上所述实施例仅表达了本发明的【具体实施方式】，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。
【权利要求】
1.一种邮票孔封装的核心板自检与烧录装置，其特征在于，包括测试板、邮票孔焊盘接口模块，所述邮票孔焊盘接口模块具有若干顶针，所述顶针与所述邮票孔一一对应接触，所述测试板包括SPI FLASH存储模块、邮票孔焊盘接口硬件自检模块，所述邮票孔焊盘接口模块与所述SPI FLASH存储模块电连接，所述邮票孔焊盘接口模块还与所述邮票孔焊盘接口硬件自检模块电连接。
2.根据权利要求1所述的邮票孔封装的核心板自检与烧录装置，其特征在于，所述测试板还包括USB HOST接口模块，所述USB HOST接口模块用于获取U盘中的程序，所述USBHOST接口模块与所述邮票孔焊盘接口模块电连接。
3.根据权利要求2所述的邮票孔封装的核心板自检与烧录装置，其特征在于，所述测试板还包括指示模块，所述指示模块与所述邮票孔焊盘接口模块电连接，所述指示模块包括硬件检测状态指示模块和/或程序烧录状态指示模块，所述硬件检测状态指示模块用于显示核心板的硬件检测是否正常，所述程序烧录状态指示模块用于显示程序是否烧录成功。
4.根据权利要求1至3任一项所述的邮票孔封装的核心板自检与烧录装置，所述邮票孔焊盘接口硬件自检模块包括若干电阻，每两个所述顶针之间连接有所述电阻。
5.根据权利要求1所述的邮票孔封装的核心板自检与烧录装置，其特征在于，还包括电源模块，所述电源模块分别与所述测试板、核心板电连接。
6.一种邮票孔封装的核心板自检与烧录方法，其特征在于，采用了如权利要求1至5任一项所述的邮票孔封装的核心板自检与烧录装置，包括如下步骤: 将所述测试板通过邮票孔焊盘接口模块与核心板的邮票孔电连接； 将所述SPI FLASH存储模块中的程序导入到所述核心板的DDR2 SDRAM存储模块中； 通过所述邮票孔焊盘接口硬件自检模块对核心板进行硬件检测； 通过USB HOST接口模块读取U盘中的程序，并写入到核心板的NAND FLASH存储模块中。
7.根据权利要求6所述的邮票孔封装的核心板自检与烧录方法，其特征在于，在将所述测试板通过邮票孔焊盘接口模块与核心板的邮票孔电连接步骤后还包括步骤:当核心板的所有邮票孔均与所述邮票孔焊盘接口模块电连接后将所述核心板通电。
8.根据权利要求6所述的邮票孔封装的核心板自检与烧录方法，其特征在于，在通过所述邮票孔焊盘接口硬件自检模块对核心板进行硬件检测步骤后还包括步骤:将核心板的硬件检测状态用硬件检测状态指示模块指示。
9.根据权利要求6所述的邮票孔封装的核心板自检与烧录方法，其特征在于，在通过USB HOST接口模块读取U盘中的程序，并写入到核心板的NAND FLASH存储模块中步骤后包括步骤:将程序烧录状态用程序烧录状态指示模块指示。
10.根据权利要求6所述的邮票孔封装的核心板自检与烧录方法，其特征在于，通过所述邮票孔焊盘接口硬件自检模块对核心板进行硬件检测步骤包括:依次将每两个邮票孔之间用电阻连接，通过回环测试获取核心板的硬件检测状态。
【文档编号】G01R31/28GK104183272SQ201410407802
【公开日】2014年12月3日 申请日期:2014年8月18日 优先权日:2014年8月18日
【发明者】王蕾, 黄旭钧, 刘媛媛 申请人:广州泰瑞捷电子科技有限公司