基于存储器的片内△∑模拟激励生成方法中比特流的选择方法
【专利摘要】本发明实施例公开了一种基于存储器的片内Δ∑模拟激励生成方法中比特流的选择方法，包括：步骤1：根据待测ADC所需要的测试激励，确定输入波形；步骤2：根据输入波形的参数，确定调制器模型的参数，建立调制器模型；步骤3：根据调制器模型的参数和片内存储器容量大小，确定比特流长度的取值范围；步骤4：根据比特流长度的取值范围，计算比特流长度的取值范围内各取值对应的输出信号的信噪比，筛选出所述信噪比达到预设值时对应的比特流长度取值，作为比特流长度的最优值；步骤5：如果均未达到预设值，则增加调制器模型的阶数，重复步骤4。利用本发明所提供的比特流选择方法，可以使得基于存储器的Δ∑模拟激励生成方法片内面积较小，精度较高。
【专利说明】基于存储器的片内ΛΣ模拟激励生成方法中比特流的选择 方法
【技术领域】
[0001] 本发明涉及混合/模拟信号IP核的测试【技术领域】，尤其涉及一种基于存储器的片 内Λ Σ模拟激励生成方法中比特流的选择方法。
【背景技术】
[0002] 目前，越来越多的SOC芯片（System-on-a-Chip，系统级芯片）集成了模拟/混合 信号IP核（Intellectual Property core)。在混合信号SOC中，对模拟部分的测试普遍 比数字部分的测试困难，且发展缓慢，现已逐渐成为混合SOC测试的瓶颈。现有技术中对于 模拟/混合信号IP核采用的测试策略都是利用测试设备从芯片外部进行测量，这种方式主 要受到两个因素的制约：测试成本和测试时间。据国外报道，在一个混合信号芯片内，仅占 5%硅片面积的模拟部分的测试成本已占整个芯片测试成本的95%。为了解决这一问题，模 拟/混合信号IP核的内建自测试方法（BIST，Built-in-self-test)应运而生，并受到越来 越多的关注。
[0003] 模拟/混合信号IP核的BIST方法是以ADC(模数转换器）和DAC(数模转换器） 的测试为基础，并利用测试通过的ADC和DAC构建成新的测试系统，对其他多模拟/混合信 号IP核进行参数测试的一种片内测试方法，其结构图如图1所示。它将模拟激励生成单元、 响应分析单元和待测ADC、待测DAC及其他的模拟/混合信号IP核都集成在一块芯片内，首 先在芯片内利用模拟激励生成单元产生模拟激励用来测试ADC (图Ia所示），再利用ADC测 试DAC (图Ib所示），最后利用ADC和DAC作为标准元件，测试其它待测模拟IP核（图Ic 所示）。这样不仅可以提高测试系统的可复用性，节约测试资源，还可以削减测试设备引入 的测试费用和测试时间，此外，还能去除芯片外测试时引脚引入的噪声和误差。
[0004] 为了保证整个测试系统的工作性能，通常要求ADC的精度比DAC的精度要高2-3 位，同时,还要求测试激励比待测单元的精度高2-3位。对于DAC的测试而言，由于激励为 数字码，因此，相比于ADC所需的模拟激励，精度的提升容易实现。而模拟/混合信号IP核 的BIST方法最先标定的是ADC，因此，ADC相当于检测中的"标准表"，它的测试精度直接关 系到整个测试系统的精度。这样一来，满足要求的高精度模拟激励成为了确保模拟/混合 信号BIST有效性和可靠性的前提，只有模拟激励的精度得以保证，才能排除信号源引入误 差的可能性，使得对测试结果进行的参数分析具有实际价值。另外，芯片内BIST的面积也 是工程人员关注的重点，面积越小，该测试方法引入的测试成本也就越低，BIST的优势也更 为显著。因此，研究芯片内面积小的高精度模拟激励生成方法对混合/模拟信号IP的测试 有着至关重要的意义。
【发明内容】
[0005] 为解决上述技术问题，本发明实施例提供了一种基于存储器的片内Λ Σ模拟激 励生成方法中比特流的选择方法，以在兼顾片内面积的情况下，使得输出信号信噪比达到 预期值，从而使得所述基于存储器的片内△ Σ模拟激励生成方法片内面积较小，且精度较 商。
[0006] 为解决上述问题，本发明实施例提供了如下技术方案：
[0007] -种基于存储器的片内Λ Σ模拟激励生成方法中比特流的选择方法，包括：
[0008] 步骤1 :根据待测ADC所需要的测试激励，确定输入波形；
[0009] 步骤2 :根据输入波形的参数，确定调制器模型的参数，建立调制器模型；
[0010] 步骤3 :根据所述调制器模型的参数和片内存储器容量大小，确定比特流长度的 取值范围；
[0011] 步骤4:根据比特流长度的取值范围，依次计算所述比特流长度的取值范围内各 取值对应的输出信号的信噪比，直到筛选出所述输出信号的信噪比达到预设值时对应的比 特流长度取值，作为所述比特流长度的最优值；
[0012] 步骤5 :如果所述比特流长度的取值范围内各取值对应的输出信号信噪比均未达 到预设值，则增加所述调制器模型的阶数，重复步骤4。
[0013] 优选的，所述输入波形的参数包括：输入波形的带宽、输入波形的幅值和输入波形 的相位。
[0014] 优选的，根据输入波形的参数，确定调制器模型的参数，建立调制器模型包括：
[0015] 步骤201 :根据所述输入波形的带宽和所述调制器模型预设最高工作频率，确定 调制器模型的带宽和过采样率；
[0016] 步骤202 :根据所述输入波形的幅值，确定所述调制器模型的拓扑结构；
[0017] 步骤203 :根据所述调制器模型的带宽和拓扑结构，建立一阶调制器模型。
[0018] 优选的，根据所述调制器模型的参数，确定比特流长度的取值范围包括：
[0019] 步骤301 :根据相干采样原理和所述调制器模型的过采样率，确定所述比特流长 度的最小取值；
[0020] 步骤302 :根据所述片内存储器容量的大小，确定所述比特流长度的最大取值；
[0021] 步骤303 :根据所述比特流长度的最小取值和最大取值，确定所述比特流长度的 取值范围。
[0022] 优选的，根据比特流长度的取值范围，依次计算所述比特流长度的取值范围内各 取值对应的输出信号的信噪比，直到筛选出所述输出信号的信噪比达到预设值时对应的比 特流长度取值，作为所述比特流长度的最优值包括：
[0023] 步骤401 :将所述比特流长度取值范围内的最小取值设为所述比特流长度的初始 值；
[0024] 步骤402 :利用所述比特流长度的取值，计算输出信号的信噪比；
[0025] 步骤403 :判断所述输出信号的信噪比是否达到预设值；
[0026] 步骤404 :如果达到预设值，则停止计算，将所述输出信号的信噪比达到预设值时 对应的比特流长度取值确定为所述比特流长度的最优值；
[0027] 步骤405 :如果没达到预设值，则在所述比特流长度取值范围内，增加所述比特流 长度的取值，重复步骤402-步骤405。
[0028] 优选的，如果所述比特流长度的取值范围内各取值对应的输出信号信噪比均未达 到预设值，则增加所述调制器模型的阶数，重复步骤4包括：
[0029] 如果所述比特流长度的取值范围内各取值对应的输出信号信噪比均未达到预设 值，则增加所述调制器模型的阶数，建立下一阶调制器模型，重复步骤4。
[0030] 优选的，该方法还包括：
[0031] 步骤6 :对所述比特流的序列进行优化。
[0032] 优选的，对所述比特流的序列进行优化包括：
[0033] 步骤601 :调节输入信号的幅值，获得不同输入信号幅值下，输出信号的信噪比， 从中筛选出最大信噪比，并将该信噪比对应幅值作为输入信号的最优幅值。
[0034] 优选的，对所述比特流的序列进行优化还包括：
[0035] 步骤602 :将所述输入信号的最优幅值代入，截取不同长度的待分析比特流序列， 计算各不同长度的待分析比特流序列对应的输出信号信噪比，确定所述输出信号的信噪比 趋于常数的临界值，作为所述待分析比特流序列长度的最优值。
[0036] 优选的，对所述比特流的序列进行优化还包括：
[0037] 步骤603 :以所述比特流序列中各个值为起点，计算不同起点下，输出信号的信噪 t匕，确定输出信号的信噪比最大时对应的序列为所述待分析比特流序列的最优序列。
[0038] 与现有技术相比，上述技术方案具有以下优点：
[0039] 由于比特流长度的选择对输出比特流的信噪比具有关键作用，因此，比特流长度 的选择决定了模拟激励生成单元的工作性能，也是整个BIST方法可靠性的保障。而本发明 实施例所提供的基于存储器的△ Σ模拟激励生成方法中比特流的选择方法中，所述比特 流的长度取值范围由所述调制器模型的参数和片内存储器的容量大小（即片内最大存储 空间）确定，从而使得所述比特流长度的选择兼顾了激励生成单元的片内面积的大小。而 且，本发明实施例所提供的比特流选择方法中最终获得的比特流长度为特定输入波形下， 输出信号的信噪比达到预设值时对应的比特流长度的取值，从而使得利用本发明实施例所 提供的比特流选择方法，获得的比特流长度，可以使得同一比特流长度取值范围内输出信 号的信噪比达到预设值，以使其满足输出信号的精度要求。
[0040] 由此可见，利用本发明实施例所提供的比特流选择方法，可以使得所述基于存储 器的△ Σ模拟激励生成方法片内面积较小，且精度较高。
【专利附图】
【附图说明】
[0041] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明 的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据 这些附图获得其他的附图。
[0042] 图I (a)为现有技术中模拟/混合信号IP核的BIST方法测ADC的结构示意图；
[0043] 图I (b)为现有技术中模拟/混合信号IP核的BIST方法测DAC的结构示意图；
[0044] 图I (c)为现有技术中模拟/混合信号IP核的BIST方法测模拟IP核的结构示意 图；
[0045] 图2为基于存储器的片内Λ Σ模拟激励生成方法的结构示意图；
[0046] 图3为本发明一个实施例中所提供的基于存储器的片内Λ Σ模拟激励生成方法 中比特流的选择方法的流程示意图；
[0047]图4为本发明一个具体实施例中所提供的基于存储器的片内Λ Σ模拟激励生成 方法中比特流的选择方法的流程示意图；
[0048] 图5为输出信号信噪比与调制器阶数和过采样率之间的关系曲线示意图；
[0049] 图6为本发明一个具体实施例中所提供的基于存储器的片内Λ Σ模拟激励生成 方法中比特流的选择方法中，长度选择的输入-输出模型示意图；
[0050] 图7为本发明另一个实施例中所提供的基于存储器的片内Λ Σ模拟激励生成方 法中比特流的选择方法的流程示意图；
[0051] 图8为本发明另一个具体实施例中所提供的基于存储器的片内Λ Σ模拟激励生 成方法中比特流的选择方法中，序列优化方法的流程示意图；
[0052] 图9为输出信号SNR与待分析序列χΝ之间的关系曲线不意图；
[0053] 图10为本发明另一个具体实施例中所提供的于存储器的片内Λ Σ模拟激励生成 方法中比特流选择中，序列优化方法的输入-输出模型示意图。
【具体实施方式】
[0054] 正如【背景技术】部分所述，研究芯片内面积小的高精度模拟激励生成方法对混合/ 模拟信号IP的测试有着至关重要的意义。
[0055] 发明人研究发现，目前国内外芯片内模拟激励生成的方法主要有以下三种：
[0056] -种是直接频率合成（DDS，Direct Digital Synthesis)方法，它的核心思想是将 相位与幅值一一对应，通过改变输入的相位来产生不同的波形，其主要实现方式有查表法 和 CORDIC 算法（Coordinated Rotation Digital Computation，坐标旋转数字算法）。DDS 方法的优点在于硬件的实现简单，只需要存储器和DAC，但存储器的空间越大，在波形的单 位周期内所能划分的相位-幅值对就越多，波形越精确。可见，DDS方法精度的提升是以消 耗存储器的容量为代价的，这无疑会增大芯片内面积的消耗。而且，由于多位DAC不仅面积 需求大，还会引入量化误差，增加了测试系统的复杂性，使得DDS方法难以满足多位DAC的 需求。
[0057] 二是基于Λ Σ (Delta-Sigma)的数字振荡器方法。这种方法是利用数字电路实现 模拟RC振荡电路的功能，并将△ Σ调制器置于振荡环路中，以提高输出波形的精度。这种 实现方式虽然硬件结构简单，但产生的波形较为单一，只能产生高精度的正弦波。而在模拟 /混合信号BIST中，根据被测对象的不同，对激励部分产生波形的要求也有很大区别。如， 对于最基本的ADC测试来说，其测试包括静态参数测试和动态参数测试，其中，静态参数测 试要求输入波形为线性度比待测ADC的精度高5-6位的三角波，后者要求输入波形为高精 度的正弦波。由此可见，基于△ Σ的数字振荡器方式产生波形的种类太少，灵活性不高，无 法满足多种模拟激励生成的要求。
[0058] 三是基于存储器的Λ Σ的方法。这种方法分为软件实现和硬件实现两大部分，其 中软件实现部分将理想波形调制成比特流，并对比特流进行选择和优化，优化后的比特流 通过JTAGQoint Test Action Group,联合测试行动小组）接口下载到存储器中，并循环输 出到1位DA中。硬件部分实际的硬件需求只有存储器、1位DAC和低通滤波器。这种方法 的软件实现部分灵活性大，能根据需求输入各种不同的波形，硬件部分结构简单，面积消耗 小，是实现片内模拟激励生成的一种很好途径。在整个激励生成过程中，比特流的选择是技 术的核心，它一方面决定了存储比特流的RAM空间的大小，也就间接决定了激励生成单元 的片内面积，因此，比特流序列越短越好；另一方面决定了输出波形的精度，比特流的选择 涉及到比特流长度的选择和序列的选择两个方面，改变这其中任意一个，都会使调制得到 的比特流信噪比之间有较大的差别，从而影响到输出波形。因此，选择合适的比特流，应该 在芯片面积占用率和输出波形精度之间做权衡。
[0059] 有鉴于此，本发明实施例提供了一种基于存储器的片内Λ Σ模拟激励生成方法 中比特流的选择方法，包括：
[0060] 步骤1 :根据待测ADC所需要的测试激励，确定输入波形；
[0061] 步骤2 :根据输入波形的参数，确定调制器模型的参数，建立调制器模型；
[0062] 步骤3 :根据所述调制器模型的参数和片内存储器容量的大小，确定比特流长度 的取值范围；
[0063] 步骤4:根据比特流长度的取值范围，依次计算所述比特流长度的取值范围内各 取值对应的输出信号的信噪比，直到筛选出所述输出信号的信噪比达到预设值时对应的比 特流长度取值，作为所述比特流长度的最优值；
[0064] 步骤5 :如果所述比特流长度的取值范围内各取值对应的输出信号信噪比均未达 到预设值，则增加所述调制器模型的阶数，重复步骤4,直到获得所述输出信号的信噪比达 到预设值时对应的比特流长度取值。
[0065] 由于比特流长度的选择对输出比特流的信噪比具有关键作用，因此，比特流长度 的选择决定了模拟激励生成单元的工作性能，也是整个BIST方法可靠性的保障。而本发明 实施例所提供的基于存储器的片内△ Σ模拟激励生成方法中比特流的选择方法中，所述 比特流的长度取值范围由所述调制器模型的参数和片内存储器容量的大小（即片内存储 空间最大值）确定，从而使得所述比特流长度的选择兼顾了激励生成单元的片内面积的大 小。而且，本发明实施例所提供的比特流选择方法中最终获得的比特流长度为特定输入波 形下，输出信号的信噪比达到预设值时对应的比特流长度的取值，从而使得利用本发明实 施例所提供的比特流选择方法，获得的比特流长度，可以使得同一比特流长度取值范围内 输出信号的信噪比达到预设值，以使其满足输出信号的精度要求。
[0066] 由此可见，利用本发明实施例所提供的比特流选择方法，可以使得所述基于存储 器的片内△ Σ模拟激励生成方法片内面积较小，且精度较高。
[0067] 为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明 的【具体实施方式】做详细的说明。
[0068] 在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不 同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类 似推广。因此本发明不受下面公开的具体实施的限制。
[0069] 由前可知，基于存储器的片内Λ Σ模拟激励生成方法包括：软件实现部分和硬件 实现部分，如图2所示。其中，软件实现部分包括：一个理想的输入波形和一个Λ Σ调制 器，而理想输入波形的精度远高于所产生波形的精度，具体工作时，只要将理想的波形输入 到Λ Σ调制器后，即能得到相应的比特流序列。然后，通过硬件实现部分将比特流序列下 载到RAM，重复输出该序列，并通过DA转换和低通滤波恢复原始波形。而在该激励生成方法 中，硬件实现部分所占面积主要取决于RAM的容量，RAM容量的选择决定于比特流长度的选 择。
[0070] 基于此，本发明实施例提供了一种基于存储器的片内Λ Σ模拟激励生成方法中 比特流的选择方法，如图3和图4所示,包括：
[0071] 步骤1 :根据待测ADC所需要的测试激励，确定输入波形。在本发明的一个实施例 中，所述输入波形的参数包括：输入波形的带宽、输入波形的幅值和输入波形的相位，但本 发明对此并不做限定，具体视情况而定。
[0072] 步骤2 :根据输入波形的参数，确定调制器模型的参数，建立调制器模型。
[0073] 在本发明的一个实施例中，所述调制器模型的参数包括：所述调制器的过采样率、 所述调制器的带宽和所述调制器的拓扑结构。在本实施例中，根据输入波形的参数，确定调 制器模型的参数，建立调制器模型包括：
[0074] 步骤201 :根据所述输入波形的带宽和所述调制器模型预设最大工作频率，确定 调制器模型的带宽和过采样率。需要说明的是，所述调制器过采样率越高，输出信号的信噪 比越高，但对所述调制器采样频率的要求也越高；而所述调制器带宽的选择依据为输入信 号的带宽。
[0075] 具体的，在本发明的一个实施例中，所述输入信号为单频正弦信号，则要求输入信 号的带宽在调制器的带宽范围内；在本发明的另一个实施例中，所述输入信号中存在高频 分量的信号，由于△ Σ调制在高频段会出现大量的量化噪声，故在该实施例中，在确定调 制器带宽时，应权衡原信号的失真程度和引入的量化噪声。如，在本实施例的一个具体实施 例中，所述输入信号为三角波信号，则带宽越大，信号失真程度越小，但噪声越大，故在该实 施例中，应选择所产生的三角波线性度作为评判依据，在不满足该线性度时，应压缩信号带 宽。需要说明的是，在本发明的其他实施例中，所述输入信号还可以为其他波形信号，本发 明对此并不做限定，具体视情况而定。
[0076] 步骤202 :根据所述输入波形的幅值，确定所述调制器模型的拓扑结构。
[0077] 在本发明的一个实施例中，Λ Σ调制器的典型拓扑结构包括有：级联积分器前馈 结构（CIFF)，级联积分器反馈结构（CIFB)，级联振荡器前馈结构（CRFF)，级联振荡器反馈 结构（CRFB)。需要说明的是，这四种拓扑结构各有优缺点，在具体选择时，需综合考虑系统 线性和稳定性，结合所述输入信号的幅值以及硬件实施的难易程度进行确定，而其已为本 领域人员所公知，本发明对此不再详细赘述。
[0078] 步骤203 :获得所述调制器的带宽和拓扑结构后，根据所述调制器模型的带宽和 拓扑结构，建立一阶调制器模型。
[0079] 在本发明的一个优选实施例中，根据所述调制器模型的带宽和拓扑结构，建立一 阶调制器模型为：根据所述调制器模型的带宽和拓扑结构，利用matlab/simulink工具箱 建立最基本的一阶Sigma-Detla调制器模型。但本发明对此并不做限定，具体视情况而定。
[0080] 步骤3 :根据所述调制器模型的参数，确定比特流长度的取值范围。
[0081] 由于比特流长度的选择主要受到以下两个因素的影响：一是相干采样原理，源于 对重复输出比特流的模拟生成方式的内在要求；二是△ Σ调制器结构，源于调制器结构对 输出比特流序列的决定性作用。故在本发明的一个实施例中，根据所述调制器模型的参数， 确定比特流长度的取值范围包括：
[0082] 步骤301 :根据相干采样原理和所述调制器模型的过采样率，确定所述比特流长 度的最小取值。
[0083] 信号的相干性是指在采样和重构过程中，平滑重叠导致的属性。相干采样应用在 任意波形发生器对信号进行重构时，即把信号从离散信号（即数字信号）转换成连续信号 (即模拟信号）。
[0084] 具体的，相干采样的原理用公式可以表示为：
【权利要求】
1. 一种基于存储器的片内△ E模拟激励生成方法中比特流的选择方法，其特征在于， 包括： 步骤1 :根据待测ADC所需要的测试激励，确定输入波形； 步骤2 :根据输入波形的参数，确定调制器模型的参数，建立调制器模型； 步骤3 :根据所述调制器模型的参数和片内存储器容量大小，确定比特流长度的取值 范围； 步骤4:根据比特流长度的取值范围，依次计算所述比特流长度的取值范围内各取值 对应的输出信号的信噪比，直到筛选出所述输出信号的信噪比达到预设值时对应的比特流 长度取值，作为所述比特流长度的最优值； 步骤5 :如果所述比特流长度的取值范围内各取值对应的输出信号信噪比均未达到预 设值，则增加所述调制器模型的阶数，重复步骤4。
2. 根据权利要求1所述的比特流选择方法，其特征在于，所述输入波形的参数包括：输 入波形的带宽、输入波形的幅值和输入波形的相位。
3. 根据权利要求2所述的比特流选择方法，其特征在于，根据输入波形的参数，确定调 制器模型的参数，建立调制器模型包括： 步骤201 :根据所述输入波形的带宽和所述调制器模型预设最高工作频率，确定调制 器模型的带宽和过采样率； 步骤202 :根据所述输入波形的幅值，确定所述调制器模型的拓扑结构； 步骤203 :根据所述调制器模型的带宽和拓扑结构，建立一阶调制器模型。
4. 根据权利要求3所述的比特流选择方法，其特征在于，根据所述调制器模型的参数， 确定比特流长度的取值范围包括： 步骤301 :根据相干采样原理和所述调制器模型的过采样率，确定所述比特流长度的 最小取值； 步骤302 :根据所述片内存储器容量的大小，确定所述比特流长度的最大取值； 步骤303 :根据所述比特流长度的最小取值和最大取值，确定所述比特流长度的取值 范围。
5. 根据权利要求1所述的比特流选择方法，其特征在于，根据比特流长度的取值范围， 依次计算所述比特流长度的取值范围内各取值对应的输出信号的信噪比，直到筛选出所述 输出信号的信噪比达到预设值时对应的比特流长度取值，作为所述比特流长度的最优值包 括： 步骤401 :将所述比特流长度取值范围内的最小取值设为所述比特流长度的初始值； 步骤402 :利用所述比特流长度的取值，计算输出信号的信噪比； 步骤403 :判断所述输出信号的信噪比是否达到预设值； 步骤404 :如果达到预设值，则停止计算，将所述输出信号的信噪比达到预设值时对应 的比特流长度取值确定为所述比特流长度的最优值； 步骤405 :如果没达到预设值，则在所述比特流长度取值范围内，增加所述比特流长度 的取值，重复步骤402-步骤405。
6. 根据权利要求1所述的比特流选择方法，其特征在于，如果所述比特流长度的取值 范围内各取值对应的输出信号信噪比均未达到预设值，则增加所述调制器模型的阶数，重 复步骤4包括： 如果所述比特流长度的取值范围内各取值对应的输出信号信噪比均未达到预设值，则 增加所述调制器模型的阶数，建立下一阶调制器模型，重复步骤4。
7. 根据权利要求1-6任一项所述的比特流选择方法，其特征在于，该方法还包括： 步骤6 :对所述比特流的序列进行优化。
8. 根据权利要求7所述的比特流选择方法，其特征在于，对所述比特流的序列进行优 化包括： 步骤601 :调节输入信号的幅值，获得不同输入信号幅值下，输出信号的信噪比，从中 筛选出最大信噪比，并将该信噪比对应幅值作为输入信号的最优幅值。
9. 根据权利要求8所述的比特流选择方法，其特征在于，对所述比特流的序列进行优 化还包括： 步骤602 :将所述输入信号的最优幅值代入，截取不同长度的待分析比特流序列，计算 各不同长度的待分析比特流序列对应的输出信号信噪比，确定所述输出信号的信噪比趋于 常数的临界值，作为所述待分析比特流序列长度的最优值。
10. 根据权利要求9所述的比特流选择方法，其特征在于，对所述比特流的序列进行优 化还包括： 步骤603 :以所述比特流序列中各个值为起点，计算不同起点下，输出信号的信噪比， 确定输出信号的信噪比最大时对应的序列为所述待分析比特流序列的最优序列。
【文档编号】G01R31/3167GK104459521SQ201410799882
【公开日】2015年3月25日 申请日期:2014年12月19日 优先权日:2014年12月19日
【发明者】彭智聪, 陈岚, 冯燕 申请人:中国科学院微电子研究所