晶体管芯片测试电路的制作方法
【专利摘要】本实用新型公开了一种晶体管芯片测试电路，包括多个并联的测试子电路和用于为所述测试子电路供电的第一电源和第二电源，所述测试子电路、第一电源和第二电源集成在同一个PCB电路板上；其中每个所述测试子电路均包括用于连接晶体管的第一、第二和第三端子，所述第一端子通过第一电阻电连接所述第一电源的负极，所述第二端子通过第二电阻电连接所述第一电源的正极和第二电源的负极，所述第三端子通过第三电阻电连接所述第二电源的正极，所述第一端子依次电连接第一电容、第二电容与所述第三端子电连接，所述第二端子还电连接在所述第一电容和第二电容之间。本实用新型的晶体管芯片测试电路使得晶体管芯片测试效率大大提高。
【专利说明】晶体管芯片测试电路
【技术领域】
[0001]本实用新型涉及芯片测试领域，特别涉及一种晶体管芯片测试电路。
【背景技术】
[0002]目前对半导体晶体管(M0S管或三极管)芯片进行测试时，通过人工连线一个个将芯片的相应引脚与测试仪器连接，再使用测试仪器对芯片的各种电性能参数进行测试记录，逐一单独测试，测试效率低下。
实用新型内容
[0003]本实用新型的目的在于克服现有技术中所存在的上述不足，提供一种测试效率高的晶体管芯片测试电路。
[0004]为了实现上述发明目的，本实用新型采用的技术方案是:
[0005]一种晶体管芯片测试电路，包括多个并联的测试子电路和用于为所述测试子电路供电的第一电源和第二电源，所述测试子电路、第一电源和第二电源集成在同一个PCB电路板上；其中每个所述测试子电路均包括用于连接晶体管的第一、第二和第三端子，所述第一端子通过第一电阻电连接所述第一电源的负极，所述第二端子通过第二电阻电连接所述第一电源的正极和第二电源的负极，所述第三端子通过第三电阻电连接所述第二电源的正极，所述第一端子依次电连接第一电容、第二电容与所述第三端子电连接，所述第二端子还电连接在所述第一电容和第二电容之间。工作时，在多个并联的测试子电路的三个端子之间连接晶体管芯片的三个引脚，第一电源和第二电源为测试子电路供电工作，可同时测试一批晶体管芯片，测试效率大大提闻。
[0006]上述晶体管芯片测试电路中，所述晶体管为三极管或MOS管。
[0007]上述晶体管芯片测试电路中，所述第一电源和第二电源为干电池或蓄电池。
[0008]与现有技术相比，本实用新型的有益效果:
[0009]本实用新型的晶体管芯片测试电路，包括多个并联的测试子电路和用于为所述测试子电路供电的第一电源和第二电源，测试子电路、第一电源和第二电源集成在同一个PCB电路板上，每个所述测试子电路均包括用于连接晶体管的第一、第二和第三端子，工作时，在多个并联的测试子电路的三个端子之间连接晶体管芯片的三个引脚，第一电源和第二电源为测试子电路供电工作，可在同一 PCB板上同时测试一批晶体管芯片，测试效率大大提闻。
[0010]【专利附图】
【附图说明】:
[0011]图1是本实用新型实施例中的晶体管芯片测试电路图；
[0012]图2是本实用新型实施例中的另一晶体管芯片测试电路图。
【具体实施方式】
[0013]下面结合【具体实施方式】对本实用新型作进一步的详细描述。但不应将此理解为本实用新型上述主题的范围仅限于以下的实施例，凡基于本实用新型内容所实现的技术均属于本实用新型的范围。
[0014]实施例1:
[0015]如图1所示的晶体管芯片测试电路，包括多个并联的测试子电路和用于为所述测试子电路供电的第一电源Ul和第二电源U2，所述第一电源Ul和第二电源U2为干电池或蓄电池。所述测试子电路、第一电源Ul和第二电源U2集成在同一个PCB电路板上(图未示)；其中每个所述测试子电路均包括用于连接三极管的第一、第二和第三端子(a、c、b)，所述第一端子a通过第一电阻Rl电连接所述第一电源Ul的负极，所述第二端子c通过第二电阻R2电连接所述第一电源Ul的正极和第二电源U2的负极，所述第三端子b通过第三电阻R3电连接所述第二电源U2的正极，所述第一端子a依次电连接第一电容Cl、第二电容C2与所述第三端子b电连接，所述第二端子c还电连接在所述第一电容Cl和第二电容C2之间。为了便于说明，图1中只示出了 2个测试子电路，所有测试子电路均在图1中的d、e和f三点连接实现并联。工作时，在多个并联的测试子电路的三个端子(a、c、b)之间连接三极芯片的三个引脚，第一电源和第二电源为测试子电路供电工作，可在同一 PCB板上同时测试一批晶体管芯片，测试效率大大提高。
[0016]实施例2:
[0017]如图2所示的晶体管芯片测试电路，该测试电路与实施例1的区别仅在于，在多个并联的测试子电路的三个端子(a、C、b)之间连接MOS管芯片的三个引脚，其余与实施例1相同。第一电源Ul和第二电源U2为测试子电路供电工作，可在同一 PCB板上同时测试一批晶体管芯片，测试效率闻。
[0018]上面结合附图对本实用新型的【具体实施方式】进行了详细说明，但本实用新型并不限制于上述实施方式，在不脱离本申请的权利要求的精神和范围情况下，本领域的技术人员可以作出各种修改或改型。
【权利要求】
1.一种晶体管芯片测试电路，其特征在于，包括多个并联的测试子电路和用于为所述测试子电路供电的第一电源和第二电源，所述测试子电路、第一电源和第二电源集成在同一个PCB电路板上；其中每个所述测试子电路均包括用于连接晶体管的第一、第二和第三端子，所述第一端子通过第一电阻电连接所述第一电源的负极，所述第二端子通过第二电阻电连接所述第一电源的正极和第二电源的负极，所述第三端子通过第三电阻电连接所述第二电源的正极，所述第一端子依次电连接第一电容、第二电容与所述第三端子电连接，所述第二端子还电连接在所述第一电容和第二电容之间。
2.根据权利要求1所述的晶体管芯片测试电路，其特征在于，所述晶体管为三极管或MOS 管。
3.根据权利要求1所述的晶体管芯片测试电路，其特征在于，所述第一电源和第二电源为干电池或蓄电池。
【文档编号】G01R31/26GK203838299SQ201420220272
【公开日】2014年9月17日 申请日期:2014年4月30日 优先权日:2014年4月30日
【发明者】王锐, 夏群, 陈鹏 申请人:成都先进功率半导体股份有限公司