用于集成无源器件的测试板以及测试系统的制作方法
【专利摘要】本实用新型公开了一种用于集成无源器件的测试板以及测试系统。一种用于集成无源器件的测试板，包括测试结构和校准结构，其特征在于：所述校准结构与所述测试结构位于同一块PCB板上，并且与所述测试结构的布局相同。依照本实用新型的用于集成无源器件的测试结构，在测试板上设计了IPD芯片的高频测试连接端口和误差校准结构，实现了测试点的连接，又通过校准结构的设计巧妙地消除测试链路中的误差，方便地进行IPD高频测试的校准和测试，提供了一种便捷准确的测量方式，满足IPD芯片研发工作中的测试需求。
【专利说明】用于集成无源器件的测试板以及测试系统
【技术领域】
[0001]本实用新型涉及一种电子装置，特别是涉及一种能够适用于测量集成无源器件(IPD)的高频LCR参数测试的测试板、以及应用了该测试板的电子测试方案。
【背景技术】
[0002]消费电子类产品发展迅速，要求制造商提提供尺寸小、速率快、价格低廉的元器件产品。例如，在手机通信等电子装置中，需要在小面积的电路板上集成形成高性能的高频器件(例如800MHz以上、乃至2.4GHz以上)、诸如射频(RF)器件。IPD(集成无源器件)因为满足这些所有要求，近来成为研究开发热点。
[0003]研发工作中，经常情况是很多器件集成在一个很小面积的IPD芯片上(例如
0.5mmX Imm或更小)，例如在高电阻R的半导体衬底中(例如采取掺杂阱区电阻)或者之上(例如薄膜电阻、电感或电容)提供高Q值的电感L以及高介电常数薄膜构成的电容C。然而，通常采用离子注入掺杂或者金属、绝缘膜的沉积来形成这些高密度的无源器件，工艺参数的波动将极大影响iro的精度，使得电子装置整体性能下降。为此，除了在制造工艺前端精确调整工艺参数，还必需在制造iro之后、最终封装iro之前对电路板上搭载的iro做必要的板上测试以便控制器件的最终电学性能。
[0004]然而，受制于PCB板或者芯片衬底的集成度要求，IPD的测试接口密度更大、尺寸更小，不同于传统电子器件的大尺寸接线柱端子，无法采用万用表、示波器等常规仪器用常规方法测量，使得准确测试iro芯片上器件的高频电特性成为一个难点。
实用新型内容
[0005]由上所述，本实用新型的目的在于克服上述技术困难，提出一种能够适用于测量集成无源器件(Iro)的高频LCR参数测试的测试板、以及应用了该测试板的测试方案。
[0006]为此，本实用新型提供了一种用于集成无源器件的测试板，包括测试结构和校准结构，其特征在于:所述校准结构与所述测试结构位于同一块PCB板上，并且与所述测试结构的布局相同。
[0007]其中，所述测试结构包括第一端子、第二端子以及第一互连布线，所述第二端子位于所述第一端子外围、并且通过所述互连布线与所述第一端子电连接。
[0008]其中，所述校准结构包括第三端子、第四端子以及第二互连布线，所述第三端子和第四端子的相对位置关系、与所述第一端子和第二端子的相对位置关系相同，所述第二互连布线与所述第一互连布线长度以及方向相同。
[0009]其中，所述校准结构位于所述测试板的角落或者侧边处，或者与所述测试结构间隔排列。
[0010]其中，所述校准结构包括开路校准结构和短路校准结构，所述短路校准结构的端子之间具有短路布线。
[0011]其中，所述校准结构与所述测试结构的形成工艺以及材料相同。
[0012]本实用新型另一方面还提供了一种用于集成无源器件的测试系统，包括:测试板，包括测试结构和校准结构，所述校准结构位于所述测试结构周围、并且与所述测试结构的布局相同；测试仪，通过电缆和探针与所述测试板电连接；待测的集成无源器件，通过所述测试结构与所述测试板电连接。
[0013]其中，所述测试结构包括第一端子、第二端子以及第一互连布线，所述校准结构包括第三端子、第四端子以及第二互连布线，所述第三端子和第四端子的相对位置关系、与所述第一端子和第二端子的相对位置关系相同，所述第二互连布线与所述第一互连布线长度以及方向相同。
[0014]其中，所述测试仪倒装安装在所述测试板的测试结构上。
[0015]其中，所述校准结构包括开路校准结构和短路校准结构，所述短路校准结构的端子之间具有短路布线。
[0016]依照本实用新型的用于集成无源器件的测试结构，在测试板上设计了 iro芯片的高频测试连接端口和误差校准结构，实现了测试点的连接，又通过校准结构的设计巧妙地消除测试链路中的误差，方便地进行iro高频测试的校准和测试，提供了一种便捷准确的测量方式，满足足iro芯片研发工作中的测试需求。
【专利附图】
【附图说明】
[0017]以下参照附图来详细说明本实用新型的技术方案，其中:
[0018]图1为依照本实用新型的测试系统的结构示意图；
[0019]图2为依照本实用新型的测试系统中寄生参数的等效电路图；以及
[0020]图3为依照本实用新型的测试板的布线示意图。
【具体实施方式】
[0021]以下参照附图并结合示意性的实施例来详细说明本实用新型技术方案的特征及其技术效果，公开了能够适用于测量集成无源器件(IPD)的高频LCR参数测试的测试板、以及应用了该测试板的电子测试系统。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”等、刻蚀等可用于修饰各种器件结构或制造工序。这些修饰除非特别说明并非暗示所修饰器件结构或制造工序的空间、次序或层级关系。
[0022]如图1所示，示出了依照本实用新型的测试系统的结构示意图。其中，测试系统100包括测试板110、待测的IPD芯片120以及测试仪130。其中，待测的IPD芯片120通过倒装(Flip-chip)方式安装在测试板110上。例如在测试板110的绝缘基底上通过电镀等工艺，形成了焊料凸块的多个第一端子111。第一端子111的材质优选以Cu为主(例如在未示出的粘附层之上的电镀Cu凸点)，例如含有95?97重量％的Cu，还可以含有少量的N1、P、Cr、Ag、Au、Pt以改善界面特性，提高其浸润性、减小接触电阻。然后通过热挤压、超声焊接、焊球接合等方式将待测的IB)芯片120倒装覆盖在第一端子111之上，并借由芯片120下底面的焊盘(未示出)而形成与测试板110的电接触、电耦合。如图3所示，测试板110上的多个第一端子111相互间距较小，构成了内部端子区Tl，仅适用于耦合芯片120，通常无法采用导电夹或探针直接接触。为此，在测试板110上第一端子111的外围，设置了多个第二端子112以构成外部端子区T2，以用作测试点。第二端子112的数目与第一端子Ill的数目相同，并且在第一端子111和第二端子112之间设置了多个第一互连布线113。第二端子112例如设置成面积较大的焊盘或者导体柱形式，材质与第一端子111相同。多个互连布线113设置在一一对应的第一端子111和第二端子112之间并且使得两者电连接。
[0023]测试仪130采用高精度的LCR测试仪，例如可以从安捷伦等公司商业购得的型号为4294、4991等测试仪，以用于测量高频信号下的电容、电感和电阻的精确数值。具体地，测试仪130通过电缆131、探针132而接触测试板110上的多个第二端子112，形成了测试链路。为了提高精度，需要使得测试仪130的测试参考面位于仪器端口处，并且为了延伸参考面至待测的IB)芯片120，优选使用已经针对高频信号作了优化的(例如电缆同轴设置了多个电源和/或接地参考线以削弱高频串扰，探针表面涂覆了电阻性薄膜以减小表面效应)高频电缆131、高频探针132。此外，还可以使得测试仪130尽可能靠近作为测试点的第二端子112，以便减小高频电缆131所需的长度从而降低寄生参数的影响。
[0024]测试时，采用测试仪130通过电缆131、探针132而向测试板110上的第二端子112施加高频信号，高频信号通过互连布线113、第一端子111而最终进入iro芯片120中。测试仪130探测测流过芯片120中无源器件的电流和两端电压。如图2所示，在从测试仪、电缆、探针、接触直至芯片的整个链路中，包含了各种杂散的寄生参数，例如整个链路的串联电阻Rs、串联电感Ls、并联电容Cp、接触电阻Re等。其中，串联电阻Rs主要由高频电缆131的电阻、探针132的电阻、第二端子112的电阻、互连布线113的电阻、以及第一端子111的电阻构成；类似的，串联电感Ls主要由高频电缆131的电感、探针132的电感、第二端子112的电感、互连布线113的电感、以及第一端子111的电感构成；并联电容Cp主要包括高频电缆131各层之间的内部电容、相邻的互连布线113之间的线间电容等。
[0025]如图3所示，为了消除上述这些寄生RLC带来的高频误差，本实用新型在同一块印刷电路板(PCB)上的端子区T1、T2周边，还设置了与其一一对应的校准结构，也即多个第三端子111’、以及多个第四端子112’构成的校准结构。具体地，对于芯片120所包含的四组内部端子C1、C2、C3、C4而言，校准结构分布在外部端子Τ2周围(可以如图所示在整个测试板110的四个角部，或者在测试板110的某几条侧边处，或者与真实的测试端子T1、T2间隔排布从而获得最佳的参数接近程度)。在校准结构的端子之间，同样存在第二互连布线113’，其走线的长度、方向完全与互连布线113相同，以获得相同的寄生参数。不同之处在于，校准结构处于开路或者短路状态，而端子之间并没有待测的Iro芯片120。换言之，开路校准结构的内部端子Tl’之间不存在短路布线114，而短路校准结构的内部端子Tl’之间存在短路布线114。布线114形成工艺、材料与布线113、113’相同。由于校准结构的走线和测试板的真实走线完全一样，通过这些结构连接高频探针，可以对整个测试链路进行精准的开、短路负载状态下的校准，能消除高频探针、电缆和测试板上上的走线产生的所有杂散寄生参数，精确的得到Iro器件的高频电学参数。
[0026]值得注意的是，本实用新型仅在图3中示出了对于Cl和C3的校准结构的示意，在测试板上其余部分可以对称或者不对称的设置任何其他Ci的校准结构，并且开路和短路校准结构也不必如图3所示并列设置、而是可以依照布图布线方便而任意设置。只是优选地，在对应的端口 Ci附近设置相应的校准结构，以便获得最接近的寄生参数。
[0027]依照本实用新型的用于集成无源器件的测试结构，在测试板上设计了 IPD芯片的高频测试连接端口和误差校准结构，实现了测试点的连接，又通过校准结构的设计巧妙地消除测试链路中的误差，方便地进行iro高频测试的校准和测试，提供了一种便捷准确的测量方式，满足足iro芯片研发工作中的测试需求。
[0028]尽管已参照一个或多个示例性实施例说明本实用新型，本领域技术人员可以知晓无需脱离本实用新型范围而对器件结构或方法流程做出各种合适的改变和等价方式。此夕卜，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本实用新型范围。因此，本实用新型的目的不在于限定在作为用于实现本实用新型的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本实用新型范围内的所有实施例。
【权利要求】
1.一种用于集成无源器件的测试板，包括测试结构和校准结构，其特征在于:所述校准结构与所述测试结构位于同一块PCB板上，并且与所述测试结构的布局相同。
2.如权利要求1所述的用于集成无源器件的测试板，其中，所述测试结构包括第一端子、第二端子以及第一互连布线，所述第二端子位于所述第一端子外围、并且通过所述互连布线与所述第一端子电连接。
3.如权利要求2所述的用于集成无源器件的测试板，其中，所述校准结构包括第三端子、第四端子以及第二互连布线，所述第三端子和第四端子的相对位置关系、与所述第一端子和第二端子的相对位置关系相同，所述第二互连布线与所述第一互连布线长度以及方向相同。
4.如权利要求1所述的用于集成无源器件的测试板，其中，所述校准结构位于所述测试板的角落或者侧边处，或者与所述测试结构间隔排列。
5.如权利要求1所述的用于集成无源器件的测试板，其中，所述校准结构包括开路校准结构和短路校准结构，所述短路校准结构的端子之间具有短路布线。
6.如权利要求1所述的用于集成无源器件的测试板，其中，所述校准结构与所述测试结构的形成工艺以及材料相同。
7.一种用于集成无源器件的测试系统，包括: 测试板，包括测试结构和校准结构，所述校准结构位于所述测试结构周围、并且与所述测试结构的布局相同； 测试仪，通过电缆和探针与所述测试板电连接； 待测的集成无源器件，通过所述测试结构与所述测试板电连接。
8.如权利要求7所述的用于集成无源器件的测试系统，其中，所述测试结构包括第一端子、第二端子以及第一互连布线，所述校准结构包括第三端子、第四端子以及第二互连布线，所述第三端子和第四端子的相对位置关系、与所述第一端子和第二端子的相对位置关系相同，所述第二互连布线与所述第一互连布线长度以及方向相同。
9.如权利要求7所述的用于集成无源器件的测试系统，其中，所述测试仪倒装安装在所述测试板的测试结构上。
10.如权利要求7所述的用于集成无源器件的测试系统，其中，所述校准结构包括开路校准结构和短路校准结构，所述短路校准结构的端子之间具有短路布线。
【文档编号】G01R31/02GK203950019SQ201420307393
【公开日】2014年11月19日 申请日期:2014年6月10日 优先权日:2014年6月10日
【发明者】杜天敏, 陆原, 刘丰满 申请人:中国科学院微电子研究所, 华进半导体封装先导技术研发中心有限公司