一种通用射频状态监测与故障诊断报警装置制造方法

文档序号:6078628阅读:248来源:国知局
一种通用射频状态监测与故障诊断报警装置制造方法
【专利摘要】本实用新型公开了一种通用射频状态监测与故障诊断报警装置,它涉及通信【技术领域】。它包括对数检波模块、信号处理模块以及信号采集触发电路,对数检波模块通过信号处理模块与信号采集触发电路相连,所述的对数检波模块、信号处理模块以及信号采集触发电路均设置在6U的CPCI板卡上。本实用新型的系统以对数检波器为基础,以FPGA为信号处理单元,通过控制闪烁LED灯指示对应通道的射频信号工作状态,出现故障时可通过上位机软件报警,并查找到故障通道射频信号功率值。整个系统采用标准模块化设计,通用性较强,即插即用,同时具有稳定的线性、较宽的动态范围、良好的温度性能,可以方便的应用在相关的机箱设备中。
【专利说明】一种通用射频状态监测与故障诊断报警装置

【技术领域】
[0001]本实用新型涉及通信【技术领域】,具体涉及一种通用射频状态监测与故障诊断报警
目.ο

【背景技术】
[0002]随着通信技术的迅速发展,射频信号的应用越来越广泛,射频信号功率监测也就显得愈发的重要。实时的功率监测可以让用户准确的了解相关设备的工作状态。射频信号功率检测的方法多种多样,市场上的相关产品也鱼龙混杂。一些简易的射频功率监测装置,测量精度低、动态范围有限、测量结果受环境因素影响较大;同时,诸如频谱仪一类的检测设备,价格又过于昂贵,体积较大,功能过于繁杂,不便嵌入到系统中使用。总而言之,很难找到一种即插即用、测量准确、易于使用的功率监测和故障诊断装置。
实用新型内容
[0003]有鉴于现有技术的上述缺陷,本实用新型提供一种采用标准模块化设计,通用性较强,即插即用的通用射频状态监测与故障诊断报警装置,以6U的CPCI板卡为构架,进行模块化设计,实现多通道射频信号实时状态监测,系统以对数检波器为基础,以FPGA(Field — Programmable Gate Array,即现场可编程门阵列)为信号处理单元,通过控制闪烁LED灯指示对应通道的射频信号工作状态,出现故障时可通过上位机软件报警,并查找到故障通道射频信号功率值。
[0004]为实现上述目的,本实用新型提供了一种通用射频状态监测与故障诊断报警装置,包括:用于对待监测射频信号进行检测的对数检波模块,用于处理对数检波模块输出的信号并发出控制指令信号处理模块,用于及时触发对数检波模块采集待监测射频信号的信号采集触发电路;
[0005]所述对数检波模块、信号采集触发电路均与信号处理模块相连,所述的对数检波模块、信号处理模块以及信号采集触发电路均设置在6U的CPCI板卡上。
[0006]所述的对数检波模块包括用于对待监测射频信号进行检测的检波器、放大电路和A/D转换芯片,所述检波器的输出端与放大电路的输入端相连,所述放大电路的输出端与A/D转换芯片的输入端相连,所述A/D转换芯片的输出端连接信号处理模块。
[0007]所述的信号处理模块包括用于对数检波模块送入的信号发出控制指令的FPGA信号处理单元、PCI桥芯片、EEPR0M、时钟分配、晶振、配置芯片、指示灯、电平转换芯片和串口,所述FPGA信号处理单元通过局部总线与PCI桥芯片相连,所述晶振通过时钟分配分别与PCI桥芯片、FPGA相连,所述FPGA信号处理单元还通过EEPR0M与PCI桥芯片相连,所述PCI桥芯片与PCI总线相连,所述FPGA信号处理单元还与电平转换芯片、配置芯片、指示灯相连,所述电平转换芯片与A/D转换芯片相连,所述FPGA信号处理单元通过电平转换与串口相连。
[0008]A/D转换芯片需要触发信号才能开始采集模拟信号,把对数检波模块中经过放大器后的信号引出,送入比较器AD8561,然后把输出的电平信号送入FPGA信号处理单元,FPGA信号处理单元处理后给出AD574的采集触发信号。
[0009]所述放大电路的输出端还连接有比较器,所述检波器、放大电路以及比较器构成所述的信号采集触发电路,所述比较器的输出端连接信号处理模块。
[0010]所述的比较器采用的型号为AD8561。
[0011]所述的FPGA信号处理单元通过一片PCI桥芯片构成CPCI接口。
[0012]本实用新型的有益效果:系统以对数检波器为基础,以FPGA为信号处理单元,通过控制闪烁LED灯指示对应通道的射频信号工作状态,出现故障时可通过上位机软件报警,并查找到故障通道射频信号功率值。整个系统采用标准模块化设计,通用性较强,即插即用,同时具有稳定的线性、较宽的动态范围、良好的温度性能,可以方便的应用在相关的机箱设备中。
[0013]以下将结合附图对本实用新型的构思、具体结构及产生的技术效果作进一步说明,以充分地了解本实用新型的目的、特征和效果。

【专利附图】

【附图说明】
[0014]图1为本实用新型的结构框图;
[0015]图2为本实用新型的信号处理模块的结构框图;
[0016]图3为本实用新型的实施例1中的八通道对数检波模块的具体示意图;
[0017]图4为本实用新型的实施例1中的信号处理模块的具体示意图。
[0018]图5是本实用新型的信号采集触发电路的一部分详细电路图。

【具体实施方式】
[0019]参照图1-图2,本【具体实施方式】采用以下技术方案:一种通用射频状态监测与故障诊断报警装置,包括对数检波模块1,用于对待监测射频信号进行检测;
[0020]信号处理模块2,用于处理对数检波模块输出的信号并发出控制指令,把数据传送到上位机,同时通过控制指示灯显示射频信号的功率状态,,一旦出现故障时可通过上位机软件报警,并查找到故障通道射频信号功率值;
[0021]信号采集触发电路3,用于及时触发对数检波模块采集待监测射频信号;
[0022]所述对数检波模块1、信号采集触发电路3均与信号处理模2块相连,所述的对数检波模块1、信号处理模块2以及信号采集触发电路3均设置在6U的CPCI板卡上。
[0023]所述的对数检波模块1包括用于对待监测射频信号进行检测的检波器11、放大电路12和A/D转换芯片13,所述检波器11的输出端与放大电路12的输入端相连,所述放大电路12的输出端与A/D转换芯片13的输入端相连,所述A/D转换芯片13的输出端连接信号处理模块2。
[0024]所述的信号处理模块2包括用于对数检波模块送入的信号发出控制指令的FPGA信号处理单元21、PCI桥芯片22、EEPROM23、时钟分配24、晶振25、配置芯片26、指示灯27、电平转换芯片28和串口 29,所述FPGA信号处理单元21通过局部总线与PCI桥芯片22相连,所述晶振25通过时钟分配24分别与PCI桥芯片22、FPGA信号处理单元21相连,所述FPGA信号处理单元21还通过EEPROM23与PCI桥芯片22相连,所述PCI桥芯片22与PCI总线相连,所述FPGA信号处理单元21还与电平转换芯片28、配置芯片26、指示灯27相连,所述电平转换芯片28与A/D转换芯片13相连,所述FPGA信号处理单元21通过电平转换与串口 29相连。
[0025]A/D转换芯片13需要触发信号才能开始采集模拟信号,把对数检波模块中经过放大器后的信号引出,送入比较器AD8561,然后把输出的电平信号送入FPGA信号处理单元21,FPGA信号处理单元21处理后给出AD574的采集触发信号
[0026]所述放大电路12的输出端还连接有比较器31,所述检波器11、放大电路12以及比较器31构成所述的信号采集触发电路3,所述比较器31的输出端连接信号处理模块2。
[0027]所述的比较器31采用的型号为AD8561。
[0028]所述的FPGA信号处理单元21通过一片PCI桥芯片22构成CPCI接口。
[0029]本实施例中,所述的比较器33采用的型号为AD8561,此外,FPGA21通过一片PCI桥芯片22构成CPCI接口。
[0030]实施例1:某射频机箱需要一块通用板卡实现对整个系统的射频信号监测。该板卡要求八路射频输入,输入射频信号频率为2GHz-4GHz和8G_18GHz两种,在板卡上每一路输入的射频信号均有一盏状态灯与之相应,实时指示射频信号的功率状态,另一方面数字量化后的射频信号,要求可以实时送到主控计算机上显示出来。根据要求,以6U的CPCI板卡为结构形式,进行模块化的设计。
[0031]图3是八通道对数检波模块的具体示意图,检波器采用南京恒嘉电子的无源检波器MDNT0204Z和MDNT0618Z,分别为要求的信号频率2GHz_4GHz和8G_18GHz,驻波小于1.5,灵敏度大于500mv/mv,可用两个螺钉固定在CPCI板卡上。该检波器部分也可以自制,用AD公司AD831*系列芯片构成检波电路,对数检波具有良好的稳定的线性、较宽的动态和良好的温度性能。由于经过检波器输出的电平较小,必须经过放大器AD844,依次经过4选1转换开关AD8184和2选1转换开关AD8180,然后送入A/D转换芯片AD574转换成数字信号。
[0032]图4是信号处理部分的具体示意图,A/D转换芯片AD574数模转换后的数字信号经过电平转换芯片MAX3245EAI送入一片Spartan-6芯片XC6SLX9即FPGA处理器,FPGA根据送入的信号发出控制指令,把数据传送到上位机,同时通过控制指示灯显示射频信号的功率状态,状态灯熄灭表示输入射频信号输入功率小于门限值;状态灯闪烁表示输入射频信号在门限值之内;状态灯长亮表示输入射频信号大于门限值。FPGA通过一片PCI桥芯片PCI9056与CPCI接口相连,一旦出现故障时可通过上位机软件报警,并查找到故障通道射频信号功率值。
[0033]A/D转换芯片AD574需要触发信号时才能开始采集模拟信号,把对数检波模块中经过放大器后的信号引出,送入比较器AD8561,然后把输出的电平信号送入FPGA,FPGA处理后给出A/D转换芯片AD574的采集触发信号,图5是信号采集触发电路的详细电路图(一部分)。
[0034]该板卡电源分配可以分为模拟电源和数字电源两部分,数字地和模拟地用0 Ω电阻单点相连。CPCI的背板可以提供模拟电源A+3.3V、A+5V、A+12V、A-12V和接地引脚。A+12V、A-12V电源插针只有一根,可为板卡提供500mA的电流。数字电平部分由A+5V经过电感SPM5030T-R35M隔离出数字电平D+5V。FPGA需要数字电源电平D+2.5V、D+1.0V、D+1.2V,根据评估的各种电压功耗,使用多种开关电源和线性电源,对隔离出的数字电平D+5V进行二次稳压,提供系统使用。
[0035]本实施例的板卡为6U的标准CPCI板卡,即插即用,插入机箱连接主控计算机则构成一个完整的射频信号功率监测系统,同时可以根据项目具体需要更换对数检波器,具有较宽的动态性能,较好的稳定性,可以广泛的应用在相关射频机箱中。
[0036]以上详细描述了本实用新型的较佳具体实施例。应当理解,本领域的普通技术人员无需创造性劳动就可以根据本实用新型的构思作出诸多修改和变化。因此,凡本【技术领域】中技术人员依本实用新型的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案,皆应在由权利要求书所确定的保护范围内。
【权利要求】
1.一种通用射频状态监测与故障诊断报警装置,其特征在于,其包括:用于对待监测射频信号进行检测的对数检波模块,用于处理对数检波模块输出的信号并发出控制指令信号处理模块,用于及时触发对数检波模块采集待监测射频信号的信号采集触发电路; 所述对数检波模块、信号采集触发电路均与信号处理模块相连,所述的对数检波模块、信号处理模块以及信号采集触发电路均设置在61]的0^1板卡上。
2.根据权利要求1所述的一种通用射频状态监测与故障诊断报警装置,其特征在于,所述的对数检波模块包括用于对待监测射频信号进行检测的检波器、放大电路和八/0转换芯片,所述检波器的输出端与放大电路的输入端相连,所述放大电路的输出端与八/0转换芯片的输入端相连,所述八/0转换芯片的输出端连接信号处理模块。
3.根据权利要求1所述的一种通用射频状态监测与故障诊断报警装置,其特征在于,所述的信号处理模块包括用于对数检波模块送入的信号发出控制指令的??以信号处理单元、桥芯片、现?如1、时钟分配、晶振、配置芯片、指示灯、电平转换芯片和串口,所述冲以信号处理单元通过局部总线与桥芯片相连,所述晶振通过时钟分配分别与桥芯片、??以信号处理单元相连,所述??以信号处理单元还通过22?如1与桥芯片相连,所述?桥芯片与总线相连,所述??以信号处理单元还与电平转换芯片、配置芯片、指示灯相连,所述电平转换芯片与八/0转换芯片相连,所述??以信号处理单元通过电平转换与串口相连。
4.根据权利要求2所述的一种通用射频状态监测与故障诊断报警装置,其特征在于,所述放大电路的输出端还连接有比较器,所述检波器、放大电路以及比较器构成所述的信号采集触发电路,所述比较器的输出端连接信号处理模块。
5.根据权利要求4所述的一种通用射频状态监测与故障诊断报警装置,其特征在于,所述的比较器采用的型号为仙8561。
6.根据权利要求3所述的一种通用射频状态监测与故障诊断报警装置,其特征在于,所述的信号处理单元通过一片桥芯片构成0^1接口。
【文档编号】G01R21/133GK204214944SQ201420762102
【公开日】2015年3月18日 申请日期:2014年12月5日 优先权日:2014年12月5日
【发明者】舒德军, 马小魏, 吴垒 申请人:南京长峰航天电子科技有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1