飞行时间成像像素中的读出电压不确定度补偿的制作方法
数字成像传感器在许多设备和系统中(诸如在数字相机中)被采用以捕捉图像。成像传感器采用检测像素的大型半导体阵列，其可包括电荷耦合器件(ccd)或互补金属氧化物半导体(cmos)器件，等等。成像传感器可被配置成捕捉跨越可见光和红外光范围两者的电磁频谱的范围。
专用成像传感器可被用于飞行时间(tof或tof)相机系统。tof感测设备共享可见波长传感器(诸如rgb成像传感器)的某些方面，但也具有一些独特的特性。tof相机使用精确定时的光发射来测量场景的三维表示，以通过成像传感器进行测量或检测。一些tof系统在集成的像素阵列中使用差分像素结构，其可以在相关联的检测阶段期间检测入射光。这些tof相机可以在其中标识场景中的各对象之间的相对深度是有用的应用中被采用，诸如交互式游戏设备、虚拟现实设备、增强现实设备、工业控制、医疗扫描仪或其他设备。
概览
一种飞行时间传感器中的像素布置，包括建立与入射光有关的电荷的感测元件，累积转移自感测元件的集成电荷的电荷存储元件，以及被配置成建立测量电压的扩散节点，该测量电压表示转储自电荷存储元件的集成电荷。像素布置包括模拟域输出电路系统，该模拟域输出电路系统包括存储测量电压的测量电容元件，以及存储在测量阶段之前执行的复位阶段期间在扩散节点处建立的复位电压的复位电容元件。模拟域输出电路系统从所存储的测量电压中减去所存储的复位电压以便处理成像素输出电压，这至少部分地减小像素布置的读出电压不确定度(诸如ktc噪声)。
提供本概览以便以简化的形式介绍将在以下详细描述中进一步描述的概念的选集。可以理解，本概览并不旨在标识所要求保护的主题的关键特征或必要特征，也不旨在用于限制所要求保护的主题的范围。
附图简述
参考以下附图可更好地理解本公开的许多方面。尽管结合这些附图描述了若干实现，但是本公开不局限于本文中所公开的这些实现。相反，意图是要覆盖所有的替换方案、修改和等价物。
图1例示了一实现中的飞行时间相机环境。
图2例示了一实现中的飞行时间感测系统的系统图。
图3例示了一实现中的像素结构的顶视图。
图4例示了一实现中的像素结构的顶视图。
图5例示了一实现中的像素结构的横截面视图。
图6例示了用于在实现中操作成像传感器的各示例。
图7例示了用于在实现中操作成像传感器的各步骤。
图8例示了适用于实现本文中所公开的任何架构、过程、方法和操作场景的示例控制器。
详细描述
诸如可见红-绿-蓝(rgb)波长成像传感器、二维(2d)成像传感器和基于飞行时间(tof)的三维(3d)成像传感器之类的成像传感器已在消费产品、工业自动化、医疗成像、汽车驾驶辅助、科学成像、虚拟现实系统、增强现实系统以及游戏控制台和其他相关领域中找到了多种应用。例如，tof传感器可通过使用用于测量的精确定时的主动照明以及专用的差分像素结构来传递3d图像。尽管tof成像系统可采用各种波长的光，但是在本文的许多示例中将讨论红外(ir)光。应该理解，可采用其他波长的光。
归因于诸如运动感测输入设备、增强现实设备和虚拟现实设备之类的新兴产品，对高分辨率(即，每单位面积像素更多)图像传感器和tof传感器的需求正在增加。除了分辨率考量之外，相关联的成像传感器的尺寸也减小，以降低物理封装限制并降低功耗。随着各种类型的成像传感器尺寸的减小，这些尺寸降低有时通过形成在半导体基板上的各个体结构的较低特征尺寸来实现。然而，由于用于感测光的感测结构，特别是用于tof传感器的差分结构中的噪声增加，特征尺寸减小可能会受到限制。
当成像传感器的像素被复位时，像素的最终复位电压可能存在不确定度。在集成阶段之前像素被复位至的电压不确定度可被显示为
为了改善由ktc噪声引起的不确定度，在像素复位之后测量像素的复位电压(v)(vreset)。在收集与经捕捉的光相关的电荷的集成过程之后，像素上会存在值vintegration。然后可通过vsignal(信号)＝vintegration(集成)-vreset(复位)来确定由像素集成的信号。在一些示例中，此操作通过(针对vreset)使用额外的adc处理并使用额外的存储器在集成过程期间存储经数字化的vreset值来减小数字域中的ktc噪声。然而，使用额外的adc处理会增加复杂性，使所得到的像素数据受到额外的adc或放大器噪声，以及任何相关联的adc电路的动态范围的限制的影响，部分原因是vreset可变化并消耗相关电路系统的差分动态范围。此过程可被称为数字双相关采样(ddcs)。
销式(pinned)二极管像素通常在非tof像素中被用作光电检测器。但是，销式二极管不适用于tof像素。然而，各种降噪技术可被应用于这些非tof像素。例如，可在非tof成像传感器中采用4t像素结构来减小adc噪声并避免一些adc开销。在4t像素中，电荷被存储在销式二极管元件中，该二极管元件可以完全排出电荷。在集成过程期间，销式二极管累积与入射光有关的电荷。销式二极管电荷然后被转储到浮动扩散中以供读出，即使自电荷被累积在销式二极管中已过去了一段时间。在集成过程之后，可在来自销式二极管的电荷被转储并从浮动扩散中对复位值vreset进行采样之前立即对这种浮动扩散进行复位。在转储来自销式二极管的电荷之后，浮动扩散电压变为vintegration。可从前一次采样的vreset中减去此vintegration电压，以产生vsignal＝vintegration-vreset。在没有此特征的像素中，vreset在集成之前被采集，并且必须以数字方式被存储在存储器设备或其他数字存储元件中。但是，在此情况下，可在集成过程之后快速连续地对vintegration和vreset进行采样，因此可在模拟域中减去vintegration和vreset，而不需要数字存储器或额外的adc转换处理。此过程可被称为模拟双相关采样(adcs)。对4t像素的进一步改进可包括添加全局复位以建立5t像素。全局复位特征被激活时，像素停止响应入射光而累积电荷，而是替换地将任何相关联的电荷排出到电压源。附加特征包括允许捕捉整个像素帧的全局快门特征，而非其他系统的滚动或渐进快门。
然而，ddcs像素、具有adcs的4t像素、或使用销式二极管的5t像素不能容易地被用于许多类型的tof系统中。销式二极管用作非tof系统中的光电荷收集机构，并且可基本上占据整个像素。然而，销式二极管通常不适用于tof应用的光电荷收集机构，因为销式二极管不能以差分方式容易地针对电荷收集效率调制。此外，销式二极管在tof应用的电荷存储能力方面不太理想，部分原因在于tof应用中给定电容和光电探测结构的差分配置的尺寸相对较大。
小的tof像素可能会受到高ktc噪声的影响，部分原因在于相关联的读出电容很小。示例ktc噪声补偿技术包括“差分”数字双相关采样dddcs，其是ddcs的扩展。dddcs使用诸如上述存储器设备之类的数字存储器来存储差分操作的tof像素以存储vreset值，直到至少vintegration信号被测得。然而，由于增加电路系统、功耗和复杂性，数字存储器不希望包括用于整个成像阵列的足够的数字存储器。
因此，本文中的示例在tof像素中呈现了增强的技术效果，该技术效果至少降低了差分tof像素中的ktc噪声。本文的各示例为差分tof像素提供差分模拟双相关采样(dadcs)能力。这些增强还降低了所需的adc转换处理的数量、所需的数字存储器的数量、以及与增加部件数、部件噪声、功耗和复杂性带来的相关联的缺点，同时仍能实现ktc噪声的降低。本文的示例执行差分tof测量和ktc噪声降低，而无需在差分tof像素的读出期间进行2次adc转换，并且通过在模拟域中执行双相关操作而无需用于减法逻辑的数字存储器。这导致许多技术效果和优势，诸如降低adc功耗、提高adc吞吐量、改善adc噪声贡献、以及消除像素差分侧之间的差分偏移，这可利用相关联的电路系统的动态范围而无需附加偏移消除电路系统。
作为可采用本文讨论的增强像素结构和tof成像传感器的第一示例，给出了图1。图1是例示tof相机环境100的系统图。环境100包括飞行时间相机系统110和场景元素101-102。示出了tof相机系统110的详细视图，其包括被安装在一个或多个电路板123上的发射器120、tof传感器121和tof处理电路系统122。tof相机系统110通过通信链路125与外部系统通信。在一些示例中，发射器120和图像处理电路系统的元件被包括在传感器121中。
在操作中，tof相机系统110使用发射器120发射光111以照明场景103中的元素，诸如场景元素101-102。光111从场景103中的对象和元素反射离开并且被传感器121接收为经反射的光112。传感器121可被配置成检测场景中的由经反射的光112照明的对象和元素，或替换地检测场景中的由环境光113照明的对象和元素。传感器121可使用传感器121的半导体基板上的像素阵列来检测光。一旦传感器121检测到相关联的光，就将代表此经检测的光的像素数据提供给tof处理电路系统122，该tof处理电路系统122处理像素数据以确定一个或多个图像，该一个或多个图像可能包括由照明产生的场景深度图。
返回参考图1的元件，发射器120可包括一个或多个光发射器，诸如发光二极管(led)、激光发射器、激光二极管发射器、vcel或其他组件。发射器120还可包括被配置成向发射器120提供功率以及使光的发射与由tof处理电路系统122提供的定时信号同步的各种驱动程序电路系统。
传感器121包括连同相关联的驱动程序、电源和输出电路系统一起被形成在半导体基板上的像素阵列。各个体像素可结合在ccd像素或cmos像素中找到的技术和半导体结构以及其他基于半导体的光检测技术和元件。传感器121的进一步的示例将在本文中的图3-7中进行讨论。
链路125包括用于与外部系统(诸如计算设备、微处理器、服务器、网络设备、智能电话设备或其他处理系统)通信的一个或多个有线或无线通信链路。链路125可携带诸如由tof相机系统110确定的成像数据和相关数据，或者可携带由外部控制系统传输的命令和指令。链路125可包括通用串行总线(usb)接口、外围组件互连高速(pcie)接口、无线接口、ieee802.15(蓝牙)无线链路、ieee802.11(wifi)无线链路、直接媒体接口(dmi)、以太网接口、联网接口、串行接口、并行数据接口或其他通信或数据接口(包括其组合、变体和改进)。
为了进一步例示图1的元件并提供一个示例tof相机系统的详细视图，给出了图2。图2是例示tof感测系统200的框图。系统200的元件可被结合到tof相机系统110的元件中。图2包括场景内的感兴趣对象201，该场景由系统200成像以标识至少对象201的tof信息，并通过通信链路251将此信息提供给外部系统250。tof信息(诸如tof信号)可包括与检测到的经发射的光脉冲和参考信号之间的相移成比例的信号。tof信号可被用来确定距场景中的经发射的光从其反射的对象(诸如对象201)的距离。虽然红外光(ir)在图2中进行了讨论，但应该理解的是，可采用其他合适波长的光。
系统200包括ir发射器210、射频(rf)调制器211、控制器212、光学器件220、传感器221和相位模块222。rf调制器211包括生成rf调制信号240且由控制器212通过链路231控制的系统振荡器。rf调制信号240通过链路230被提供给ir发射器210以作为ir光203发射。经发射的ir光203由ir发射器210根据rf调制信号240进行调制，并照明对象201。
经历飞行时间延迟，向后散射的经反射的ir光203由光学器件220接收且经由光学路径236被提供到传感器221上。传感器221包括至少一个像素或一个像素阵列。rf调制器211同时通过链路232将参考信号作为rf调制信号240传输到相位模块222。相位模块222由控制器212通过链路234来控制。相位模块222使用rf调制系统240解调通过233接收到的像素数据作为相位处理的基线。
转到图2的元件，ir发射器210可包括可以根据rf调制信号240进行调制的发光二极管、二极管激光器或其他ir光发射器。rf调制器211包括基于来自控制器212的控制指令生成rf已调制信号的各种电路系统。rf调制器211可包括晶体振荡器、时钟生成电路系统、锁相环(pll)电路系统或其他调制电路系统。相位模块222包括相位比较器电路，该相位比较器电路可产生rf调制信号240与通过链路233从传感器221发送的信号之间的相移，以供在确定飞行时间(tof)信号时使用。在一些示例中，rf调制器211和相位模块222被组合成单个电路模块。传感器221包括被用于确定对象201的tof信息的ir光传感器。传感器221包括本文中所讨论的用于各种像素阵列和像素架构的元件。光学器件220可包括可以使至少ir光通过并聚焦的光学接口元件。光学器件220可包括用于将入射光光学地耦合到传感器221上的棱镜、光学粘合剂、透镜、反射镜、漫射器、光纤等。链路230-235可各自包括有线或无线链路以互连图2的相关联的模块。当被组合到一个或多个印刷电路板上时，链路230-235可包括印刷电路迹线。
控制器212可包括通信接口、网络接口、处理系统、计算机系统、微处理器、存储系统、存储介质或一些其他处理设备或软件系统，并且可以分布在多个设备之间。控制器212的示例可包括软件，诸如操作系统、日志、数据库、实用程序、驱动程序、高速缓存软件、联网软件以及被储存在非瞬态计算机可读介质上的其他软件。图8中示出了控制器212的进一步的示例。外部系统250可包括网络设备、计算设备、游戏平台、虚拟现实系统、增强现实系统或其他设备(包括其组合)。系统200还可包括电源电路系统和装备、外壳、机架元件或通风/冷却系统以及出于清楚起见未在图2中示出的其他元件。
图3例示了像素结构300的顶视图半导体拓扑。像素结构300例示了一个像素“间距”，其包括一个差分tof像素结构。像素结构300包括可被用于差分模拟双相关采样(dadcs)架构以至少部分地补偿ktc噪声的像素结构。像素结构300可被包括在许多像素的阵列中以形成图像传感器。例如，图3中示出了成像传感器370，其包括像素阵列371和像素控制电路系统372。在图3中，示出了像素结构300的顶视图，其表示成像传感器370的单个像素结构区域。图3还指示沿a-a'“切割”的横截面，其被用于下图中的侧视图图示。
像素结构300中的像素被配置成感测从顶部传播到像素结构且进入图面中的入射光。此示例被称为前侧照明(fsi)。其他配置是可能的，其中像素被配置成感测从底部传播到像素结构且从图面传出的入射光，这被称为背侧照明(bsi)。相关联的滤光组件都位于光源和像素之间，即在fsi示例中的“顶部”侧，以及在bsi示例中的“背部”侧。为了清晰起见，图3中未示出集成tof成像传感器的各种其他结构和元件。
使用各种光刻制造工艺(诸如蚀刻、沉积、遮蔽、扩散、离子注入等)来使各种结构形成在其上的半导体基板被采用。半导体晶片通常被用作基板，在此示例中，该基板是图3中被标记为330的p型晶片。虽然n型晶片可被采用，但为了清楚起见，本文中的示例将重点放在p型晶片上。
像素结构300包括差分像素结构，其被配置成感测用于飞行时间技术或其他应用的光。在像素结构300的一个实现中，与入射光相关的光电荷被收集到差分多晶硅指状物311和321中。多晶硅指状物311和321以差分方式布置和操作，具有第一“a侧”结构310和第二“b侧”结构320。尽管可能存在变体，但多晶硅指状物311和321可在其两者之间形成浅沟槽隔离(sti)屏障(319和329)，并且在下方建立p型掺杂。sti屏障可在集成时段期间减少多晶硅指状物311和321之间不必要的电荷转移，以及减少来自相邻像素阵列371的元件的电荷转移。
a侧310包括元件311-319，而b侧320包括类似元件321-329。像素阵列371的a侧的多晶硅指状物全部用第一时钟调制，像素阵列371的b侧的多晶硅指状物全部用第二时钟调制。a侧和b侧的多晶硅指状物通常在半导体基板上彼此平行或反平行地取向。图3示出了平行取向，而图4示出了a侧和b侧的反平行取向。图3中的各示例将重点放在a侧元件操作和结构上，但是应该理解，可对b侧元件采用类似的操作和结构。
在此示例中，元件311、313、314、315、317、321、323、324、325和327各自包括具有相关联的多晶硅(多晶体硅)栅极的结构。元件311、313、314、315、317、321、323、324、325和327可包括金属氧化物半导体(mos)栅极，其中“金属”可以是多晶硅或任何合适的材料。相关联的栅极氧化物区域可被包括在像素结构300的元件311、313、314、315、317、321、323、324、325和327的一些或全部之下，但是为了清楚起见未在图3中示出。图5示出了栅极氧化物层的示例。栅极氧化物可以是二氧化硅或任何合适的介电材料。在像素结构300的制造期间，基板330的表面的某些区域通常是p掺杂的，从而阻碍电荷在各多晶硅元件之间转移。优选地，如果注入发生于多晶硅在间隔区域中沉积之后，则多晶硅间隔可被建立得足够小以在p-注入期间基本上被氧化物多晶硅隔离物保护。基于光刻工艺或制造技术的变体是可能的。
各个体像素各自包括单独的光电检测器。一些非tof成像传感器使用有源像素传感器(cmos)类型的像素、光敏二极管、光电门二极管或销式光电二极管以及其他光电检测器。但是，销式二极管及其类似物不适用于差分/tof像素。相反，tof像素可采用被称为多晶硅指状物的特殊调制多晶硅栅极结构来收集与入射光有关的光电荷。此外，为了在半导体基板上为这些多晶硅指状物阵列留出足够的空间，电荷处理结构和电荷存储结构应采用比由销式二极管提供的配置更紧凑的配置。对于如图3中描述的差分像素，保持电隔离的两个这样的光电荷收集区域被采用。电荷由入射光建立并作为少数载流子被存储在相关联的多晶硅栅极之下，其每单位面积的电荷容量远大于销式二极管。在图3的示例中，采用非常轻掺杂的p型基板，因此少数载流子是电子(负电荷)而多数载流子是空穴(正电荷)。
现在转到a侧结构310的操作和元件，来自多晶硅指状物311的电荷在两个电压(诸如预定的高电压电平和低电压电平)之间调制。当相关联的多晶硅指状物311被驱动到高电压电平时，电荷由与入射光有关的多晶硅指状物311收集，而当多晶硅指状物311被驱动到低电压电平时，电荷被转移到电荷存储元件以启用全局快门操作，诸如在图3中所示的电荷存储元件315。然而，一旦电荷被转移到相关联的电荷存储元件(诸如电荷存储元件315)，就应该优选地基本上不会返回到多晶硅指状物311。为了防止电荷大量返回到多晶硅指状物311并允许电荷存储元件315捕捉更多电荷，采用偏压栅极314。
偏压栅极314将多晶硅指状物311与电荷存储元件315隔离。当多晶硅指状物311处于预定的vlow时，一些电荷移动到偏压栅极314，电荷可以从该偏压栅极314被扫入电荷存储元件315中。优选地，偏压栅极314相对较小，因此当多晶硅指状物311返回到预定的vhigh时，大部分电荷快速地找到它们通往电荷存储元件315的路径，并且只有一小部分电荷落回到多晶硅指状物311中。引入偏压栅极314允许电容器利用tof系统中使用的电压收集到富有意义的电荷量。在tof系统中，电荷优选地仅由多晶硅指状物，而不是由被驱动到相对高电压的电容元件，根据入射光建立。
电荷存储元件315可由mos结构形成。此mos结构可包括多晶硅或金属化栅极结构。为了进一步实现此操作，电荷存储元件315可被放置在“p阱”316中，从而减少p阱外生成的电荷的电荷进入。因此，p阱有助于将电荷存储元件315与像素元件的剩余部分隔离。优选地，p阱316是轻掺杂的逆行p阱，其掺杂出于此目的而被调整。“p”掺杂剂可阻碍进入电荷存储元件315的不希望的电荷转移。然而，这种阻碍可通过向电荷存储元件315施加较高的电势/偏压和向至少偏压栅极314施加适当的偏压来克服。因此，p阱316经由电荷存储元件315的适当偏压和偏压栅极314的选择性激活来接收电荷，这允许电荷存储元件315从相关联的多晶硅指状物311接收电荷。
此外，p阱可防止环境光收集，部分原因在于p阱相对于基板建立的电势屏障。在进一步的示例中，可在电荷存储元件315和相关联的多晶硅指状物311之间建立浅沟槽隔离(sti)屏障，其中sti屏障防止电荷无意地从电荷存储元件315落回到多晶硅指状物311中。在半导体基板330中，位于电荷储存元件315之下的p阱可包括p型掺杂剂阱，其中p型掺杂剂阱包括比基板330更高的p型掺杂水平。像素阵列371的其他元件可被包括在p阱结构中，诸如输出电路系统333、或栅极结构313-314和317。p阱316可在形成元件314和317的多晶硅/栅极区域之间的间隔区域中开始。
tof像素中的全局快门操作可由图3中的结构提供。具体而言，电荷存储元件315提供对从多晶硅指状物311接收的集成电荷的存储。像素阵列371的所有像素可以同时捕捉场景，并且相关联的光电荷被集成并存储在相关联的电荷存储元件中直到从像素读出。在集成/捕捉过程之后，电荷存储元件315中的电荷最终被数字化以供tof/成像应用使用。然而，在执行此数字化之前，首先将由电荷存储元件315累积的电荷转换为相应的电压，然后可对合成电压执行各种校正、关联或补偿。这些补偿包括像素布置的读出电压不确定度(即ktc噪声)方面的降低。
为了从电荷存储元件315累积的电荷生成电压，采用扩散节点318。扩散节点318上的电压变化表示电荷存储元件315中的电荷数量。基板330中的n型掺杂剂阱(n+)包括扩散节点318。然而，n+区域也可被放置在类似于阱316的p阱中，以减少n+区域的寄生光电荷收集。如前所述，电荷存储元件315下方的电荷是少数载流子，并因此可在没有附加ktc噪声的情况下对扩散节点318执行相对完整的电荷转移。
转移栅极317用于至少将多晶硅指状物311和其他元件与用于读出的相关联的扩散节点318隔离。转移栅极317用于选择性地将电荷从电荷存储元件315转移(即，转储)到扩散节点318。在集成过程期间，转移栅极317被驱动到0v以防止在电荷存储元件315处累积的电荷被扩散节点318收集。在通过相关联的输出电路系统333读出扩散节点318处的电压期间，驱动转移栅极317的电压略微升高到0v以上以允许电荷转移到扩散节点318。
在多晶硅指状物311的左侧，包括可选的全局复位(gr)栅极313以及专用扩散节点312(n+)。gr栅极313用于选择性地将由相关联的指状物311累积的电荷转移到耦合到扩散节点312的电压源。当被相关联的电压或电势变化激活时，gr栅极313允许由相关联的指状物311累积的电荷流向扩散节点312并最终被排出到电压源。此电荷是累积在像素结构的测量阶段之间的不期望的电荷(诸如来自入射到多晶硅指状物311的环境光)，并且gr栅极313在相关联的复位阶段期间被激活以使此不期望的电荷从多晶硅指状物311排出。在一些示例中，gr栅极313用于像素阵列371的全局复位或抗光晕布置，其清除或排出来自相关联的像素的任何潜在电荷以获得更准确的测量阶段。此全局复位可起到抗光晕功能，因为电荷从像素中被排出，并且由于环境光引起的光晕溢出的影响也被降低。
图4是替换像素结构400，该替换像素结构400作为图3的像素结构300的元件的替换布置。图4还示出了反平行多晶硅指状物411，其在“左右”方向上的布置更紧凑，但在“上下”方向上的布置不太紧凑。诸如成像传感器470、像素阵列471和像素控制电路系统472之类的图4的元件与图3类似地操作。
图4例示了像素结构400的顶视图半导体拓扑。像素结构400例示了一个像素“间距”，其包括被配置成执行tof操作的一个差分像素结构。像素结构400包括可用于dadcs架构的像素结构，该像素结构可被包括在多个像素的阵列中以形成tof图像传感器。例如，图4中示出了成像传感器470，其包括像素阵列471和像素控制电路系统472。在图4中，示出了像素结构400的顶视图，其表示成像传感器470的单个像素结构区域。
在图4中，多晶硅指状物411、偏压栅极414、电容元件415、p阱316的操作与图3中找到的对应物类似。然而，结构400包括共享扩散节点412(n+)。此共享扩散节点312在与相同多晶硅指状物相关联的转移栅极417和全局复位栅极413之间共享。由于在此示例中对栅极417和413的激活通常不是同时的，因此共享扩散节点412可被用于为像素结构的每一“侧”节省像素内的一些空间或容积。控制电路系统433可相应地操作栅极417和413以共享扩散节点412。
图3中的像素结构300和图4中的像素结构400的元件的材料和几何形状可以变化。本文中的像素结构采用了各种半导体制造技术和材料。通常，像素结构的各种元件包括硅的外延层，其可被掺杂或离子注入以形成各种区域。多晶硅栅极被采用并且可通过化学气相沉积来被沉积或者用光刻和蚀刻以及其他工艺来图案化。可使用热生长技术或其他氧化物形成工艺来长成各种氧化物。
作为诸如图3和4中所示的那些增强像素结构的操作的进一步示例，像素结构500的横截面视图被包括在图5中。像素结构500包括可在差分模拟双相关采样(dadcs)架构中采用，并且可被包括在许多像素的阵列中以形成图像传感器的像素结构。像素结构500可包括图3的横截面视图a-a'，然而其他示例也是可能的。为了清楚起见，图5将重点放在图3和4中找到的差分像素结构的一半上，其中单个多晶硅指状物被配置成检测光。应当理解，其他像素元件可被包括，并且差分布置也可与图5的元件协同使用。像素结构500可被配置成感测从图的顶部传播到像素结构的入射光。此示例被称为前侧照明(fsi)。像素结构500还可被配置成感测从图的底部传播到像素结构的入射光，这被称为背侧照明(bsi)。
使用各种光刻制造工艺(诸如蚀刻、沉积、遮蔽、扩散、离子注入等)来使各种结构形成在其上的半导体基板510被采用。半导体晶片通常被用作基板，在此示例中，该基板是图5中被标记为510的p型晶片。虽然n型晶片可被采用，但为了清楚起见，本文中的示例将重点放在p型晶片上。
在此示例中，元件511、513、514、515和517各自包括具有相关联的多晶硅(多晶体硅)栅极的晶体管结构。每个栅极具有与其耦合的相关联的控制或激活电压，诸如经由金属互连或通往电压源的其他导电通路、控制电路系统、读出电路550、或其他电路元件。相关联的栅极氧化物层540被包括在像素结构500的元件511、513、514、515和517的一些或全部之下。栅极氧化物可以是二氧化硅或任何合适的介电材料。在像素结构500的制造期间，基板530的表面的某些区域通常在多晶硅沉积之后被p掺杂，从而阻碍电荷在各多晶硅元件之间转移。优选地，如果在多晶硅在间隔区域中沉积之后才注入，则多晶硅间隔可被建立得足够小以在p-注入期间基本上被氧化物多晶硅隔离物保护。
电荷520通过多晶硅指状物511从入射光建立，并且被收集在多晶硅指状物511下方。图5中的操作“1”示出了多晶硅指状物511下方的电荷建立。在图5的示例中，采用p型基板，因此少数载流子是电子(负电荷)而多数载流子是空穴(正电荷)。多晶硅指状物511通常与像素结构另一侧的另一多晶硅指状物(为了清晰起见，未在图5中示出)以不同方式协同操作。图6示出了这种操作中的差分布置。在测量阶段期间，使用vfinger调制多晶硅指状物511以建立两个不同的电势电平，ψb和ψa。多晶硅栅极下方的表面电势配置如图5所示。每个电势阱的极性用电势计590指示，其指示从0到+ψ的相对电势。应注意的是，由于在典型的mos结构中发现的“平带”条件，用ψ表示的表面电势通常不等于施加到相应栅极的电压。
如上文所提及的，多晶硅指状物511在两个电压之间被调制，以在多晶硅指状物511下产生两个预定电势ψa和ψb。当与多晶硅指状物511相关联的vfinger被驱动到vhigh时，电势ψa被建立在多晶硅指状物511下方，并且电荷被与入射光相关的多晶硅指状物511收集。当与多晶硅指状物511相关联的vfinger被驱动到vlow时，电势ψb被建立在多晶硅指状物511下方，并且电荷被转移到电荷存储元件，诸如图5中所示的多晶硅电容元件515。图5中的操作“2”示出了电容元件515的电荷存储，这也被称为集成过程。
然而，一旦电荷被转移到电容元件515,就应该优选地基本上不会返回到多晶硅指状物511。具体而言，如果电压(vcap)被施加到电容元件515，c是电容元件515的电容，而q是电容元件515处收集的电荷，则期望vhigh<vcap+q/c的电压布置。如果vhigh和vcap两者都接近相同的电压(诸如3.3v)，那么只有相对少量的电荷可被存储在电容元件515中。
为了防止电荷大量返回到多晶硅指状物511并允许电容元件515捕捉更多电荷，采用偏压栅极514。偏压栅极可被用于tof像素布置中以将多晶硅指状物与用于读出的相关联的扩散节点隔离。然而，在本文的示例像素结构中用于适当操作的偏压电压可以是几百毫伏不同的量级。因此，偏压栅极514可被偏压在vbias＝vlow+ε(其中ε可以是约100mv)且vcap通常是3.3v，因此vlow<vbias<vcap。当多晶硅指状物511处于vlow时，一些电荷移动到偏压栅极514，电荷可以从该偏压栅极515被扫入电容元件515中。优选地，偏压栅极514相对较小，因此当多晶硅指状物511返回到vhigh时，大部分电荷快速地找到它们通往电容元件515的路径，并且只有一小部分电荷落回到多晶硅指状物511中。
未收集到电容元件515中的电荷q为q＝(vcap-vbias-ε)*c。如果偏压栅极514被驱动到约1v，则有利的是，可将q≈2.2v*c的电荷存储在电容器上。因此，引入偏压栅极允许电容器利用tof系统中使用的电压收集到富有意义的电荷量。在tof系统中，电荷优选地仅由多晶硅指状物，而不是由被驱动到相对高电压的电容元件，根据入射光建立。
为了进一步实现此操作，电容元件515可被放置在“p阱”516中，从而减少p阱外生成的电荷的电荷进入。优选地，p阱516是轻掺杂的逆行p阱，其掺杂出于此目的而被调整。“p”掺杂剂可阻碍进入电容元件515的不希望的电荷转移。然而，这种阻碍可通过向电容元件515施加较高的电势/偏压和向至少偏压栅极514施加适当的偏压来克服。因此，p阱516经由电容元件515的适当偏压和偏压栅极514的选择性激活来接收电荷，这允许电容元件515从相关联的多晶硅指状物511接收电荷。微透镜结构也可被用于减少到达电容元件515的入射光的量。
此外，p阱可防止环境光收集，部分原因在于p阱相对于基板建立的电势屏障。在进一步的示例中，可在电容元件515和相关联的多晶硅指状物511之间建立浅沟槽隔离(sti)屏障，其中sti屏障防止电荷无意地从电容元件515落回到多晶硅指状物511中，且反之亦然。在半导体基板中，位于电容元件515下方的p阱可包括p型掺杂剂阱，其中p型掺杂剂阱包括比基板更高的p型掺杂水平。结构500的其他元件可被包括在p阱结构中，诸如输出电路系统、或栅极结构513、514和517。p阱516可在形成元件514和517的多晶硅/栅极区域之间的间隔区域中开始。
在集成过程之后，通过读出电路550读出与电容元件515下方的电荷相关的电压，以供成像应用使用。扩散节点518建立了与电容元件515积累的电荷相对应的合成电压。扩散节点518上的电压变化表示电容元件515中的电荷数量。基板530中的n型掺杂剂区域(n+)包括扩散节点518。然而，n+区域也可被放置在类似于阱516的p阱中，以减少n+区域的寄生光电荷收集。如前所述，电容元件515下方的电荷是少数载流子，并因此可在没有任何附加ktc噪声的情况下对扩散节点518执行相对完整的电荷转移。
转移栅极517用于选择性地将电荷从电容元件515转移(即，转储)到浮动扩散节点518。图5中的操作“3”示出了这种朝向浮动扩散节点518的电荷转移。在集成过程期间，转移栅极517被vtransfer驱动到0v，以防止在电容元件515处累积的电荷被扩散节点518收集。在通过相关联的输出电路系统533读出扩散节点518处的电压期间，驱动转移栅极517的电压(vtransfer)略微升高到0v以上以允许电荷转移到扩散节点518。图5的操作“4”例示了读出电路550的读出，其在图6中被进一步详细描述。在电荷转移到扩散节点518期间，施加到电容元件515的电压也可从3.3v释放到诸如0v之类的低值。
在各个多晶硅指状物511的左侧，包括全局复位(gr)栅极513以及专用扩散节点512(n+)。gr栅极513用于选择性地将由相关联的指状物511累积的电荷转移到耦合到扩散节点512的电压源。当被相关联的电压或电势变化(vgr)被激活时，gr栅极513允许由相关联的指状物511累积的电荷流向扩散节点512并最终被排出到电压源(vdd)。此电荷是累积在像素结构的测量阶段之间的不期望的电荷(诸如来自入射到多晶硅指状物511的环境光)，并且gr栅极513在相关联的复位阶段期间被激活以使此不期望的电荷从多晶硅指状物511排出。在一些示例中，gr栅极513用于像素阵列571的全局复位或抗光晕布置，其清除或排出来自相关联的像素的任何潜在电荷以获得更准确的测量阶段。操作“0”例示了对全局复位特征的操作。除了在操作“0”中激活gr栅极513或者相关联的复位阶段之外，读出电路550还可复位扩散节点518以将相关联的电荷排出到电压源(vdd)。此复位电路系统进一步如图6所示。
gr栅极513可为差分tof系统中的像素结构提供全局复位能力。这个附加的gr栅极513可为相关联的多晶硅指状物提供替换放电路径，其中电荷不会如图5所示被转储到电容元件中，以实现更好的环境光适应。替换放电路径被示为与vdd相连接的扩散节点512。当被激活时，gr栅极513分流电荷以避免其被电容器收集。为了激活复位栅极，vfinger设置为1v、vgr设置为1.1v、vbias和vtransfer两者都设置为0v。在集成期间，vgr设置为0。在像素结构的另一布置中，如图4所指示的，扩散节点512和518可被共享，因为扩散节点512仅需要在读出期间浮动，而vgr在读出期间被设置为0，因此扩散节点512在此期间不活动。
图6包括具有成像阵列671和控制逻辑672的成像传感器670的操作的系统视图。图6的元件与被包括在图7中的操作有关。应该注意，图6的元件仅仅是示例性的，并因此其他功能上等效的电路配置也可被使用。图7的操作将在下文对图6的讨论中被标识。图5的元件与差分对一起被包括在图6中，以与图5的元件互补。在图6中，示出了差分像素结构的两“侧”，即a侧620和b侧621。如本文所提及的，差分像素结构可被用于对呈现给成像传感器(诸如传感器670)的场景的tof数据进行成像。a侧620和b侧621被显示在概念视图中，仅显示了栅极部分、扩散节点、和基板以及相关联的电荷转移。
在集成和测量阶段之前，复位过程可被执行以从像素结构的各种元件中排出潜在电荷。此复位过程可以是像素阵列的全局复位功能的一部分，其中阵列671的所有像素在测量之前被复位。操作710指示此复位或全局复位，其可从多晶硅指状物和从电容元件以及像素结构的其他部分中排出潜在电荷。可通过激活gr栅极513来排出多晶硅指状物511中的潜在电荷。复位栅极551可以使扩散节点518到达源电压电势，以便从扩散节点排出任何累积电荷，也可排出相关联的电容元件515所保留的任何潜在电荷。全局复位可减少因为由环境光生成的或在非测量阶段期间生成的潜在或干扰电荷而经历的光晕或其他影响。对多晶硅指状物的复位也可被称为“抗光晕”过程，该过程可减少由多晶硅指状物所捕捉的环境光或非测量光的影响。
在集成周期的差分操作期间，a侧620和b侧621中的每一者都以互补相位(φ1，φ2)差分地操作，使得光电荷通常被建立在一侧上，而其他光电荷被转移到另一侧的电容元件上，并且此过程在测量阶段的电荷集成期间循环重复。通常，入射光将会由于向场景发射光的光源的调制而被调制。对由调制光生成的电荷的解调通过差分布置和集成周期来执行。
当一侧的多晶硅指状物被驱动到vhigh时，另一侧的多晶硅指状物被驱动到vlow，且反之亦然。具体而言，光致电荷从多晶硅指状物下方的基板被捕捉，并且这些电荷中的大部分(>80％)是在相关联的多晶硅指状物被驱动到vhigh时从多晶硅指状物下方收集的。当相关联的多晶硅指状物被驱动到vlow时，通过使用经偏压的多晶硅偏压栅极(514和614)将这些电荷作为少数载流子(即p基板的n个电荷)通过基板转移到相关联的电容元件515和615。如本文所讨论的，电容元件515和615通常被偏压于“高”电压，而通过使用相关联的偏压栅极514和614来基本上阻止电荷离开电容元件515和615并返回到多晶硅指状物。当多晶硅指状物被驱动到vhigh并通过设置vbias<vcap时，基本上阻止电荷返回到多晶硅指状物。在集成周期结束时，由电容元件515和615收集的电荷量与由相关联的多晶硅指状物收集的电荷量密切相关。在一些示例中，为了阻碍不希望的电荷填充到电容元件515和615中，并且有助于从电容元件515和615转储电荷，每个电容元件被放置在相关联的p阱中，如本文所讨论的。
一旦集成周期完成，一定量的电荷将位于相关联的电容元件515和615处。这些电荷被暂时保留，直到读出被执行。然而，在读出被执行之前，发生扩散节点复位过程以建立扩散节点的复位电压(操作712)。复位栅极551可瞬间将扩散节点518(以及扩散节点618的类似电路系统)带到源电压电势以使任何累积电荷都从扩散节点排出。可从每个扩散节点(518和618)测量复位电压(vreset)，以供列放大器电路系统或输出电路系统使用，以补偿或校正测量电压(操作711、721)。此vreset被存储在电容器中供以后使用(操作713)。差分像素结构的每一侧可具有相关联的vreset电容器，其可驻留在列放大器电路系统中以及其他位置中。在图6中，电容器641和645可存储相关联的vreset值。为了增强系统噪声(例如数字噪声等)的降低，可差分地执行从各像素的读出。
在vreset被存储之后，可发生对存储在电容元件515和615下的电荷的读出。在此读出阶段期间，电容元件515和615的电荷首先经由转移栅极517/617被“转储”或转移到相关联的扩散节点518和618以转换成电压(操作714)，并且电路系统550和650的最终读出被作为相关联的测量电压vmeasure(测量)(操作715)。扩散节点518和618可被包括在相关联的轻掺杂逆行p阱中。电容元件515和615可借助于相关联的转移栅极517和617将集成电荷转移到相关联的扩散节点。转移栅极517和617可在读出阶段期间被激活以在相关联的扩散节点上转移电荷以供读出。此vmeasure可被存储在电容器中供以后使用(操作715)。差分像素结构的每一侧可具有相关联的vmeasure电容器，其可驻留在列放大器电路系统中以及其他位置中。在图6中，电容器642和646可存储相关联的vreset值。
在许多示例中，使用下面讨论的全局复位特征在集成周期之前对电容元件515和615进行电荷清空。此外，电容元件515和615的尺寸或容量以及与电容元件515和615相关联的栅极电压被设置成使得在施加电压的情况下，可被存储在每个电容元件515和615中的最大电荷大致对应于相关联的扩散节点上的最大可测量电压摆动，其中电荷转移到该扩散节点。一旦电容元件515和615中的每一者的电荷移动到相关联的扩散节点，电荷就成为多数载流子，并且相关联的扩散节点的电压变化指示转移自电容元件的电荷数量。
一个示例读出电路被包括在图6中，如a侧620的电路550所示。类似的电路可被用于图6中的b侧621。转移到扩散节点518和618的电荷的读出可由读出栅极552-553来执行。采用源极跟随器配置，其产生用于进一步的电路系统的输出电压。可使用读出栅极552-553读出vmeasure和vreset值。在vmeasure读出之后，直到进一步测量阶段之前都可禁用任何主动照明以节省功率。此外，在vmeasure读出之后，可能会发生后续的全局复位过程。
在操作713期间从扩散节点测得的复位电压(va-reset(a-复位)，vb-reset(b-复位))和在操作715期间从扩散节点测得的测量电压((va-measure(a-测量)，va-measure(a-测量))可被存储在输出电路640中以供补偿或相关操作、以及其他操作使用。在一些示例中，输出电路640可包括元件671或672的列放大器电路的元件，或者输出电路640可被包括在单独的电路系统中。此存储位于模拟域中，特别地被存储在相关联的电容元件或电容器上。电容器641存储用于a侧的va-reset，并且电容器645存储用于b侧的vb-reset(操作713)。电容器642存储用于a侧的va-measure，并且电容器646存储用于b侧的va-measure(操作715)。
然后，每个“侧”对相关联的存储值执行减法运算(643、644)，即从vmeasure中减去vreset(操作716)以便从vmeasure中移除被包含在vreset中的ktc噪声，并产生至少部分降低相关联的像素布置的读出电压不确定度的补偿结果。此读出不确定度或ktc噪声主要来自与相应扩散节点(n+)相关联的电容。可执行其他数学操作，但是在此示例中，采用经由差分操作的减法。每个减法操作的结果是差分像素每一侧的vsignal值，即va-signal和vb-signal。减法操作因此产生被用于差分模拟双相关采样(dadcs)架构中的两个“相关”采样值(va-signal和vb-signal)。每个相关值补偿从相关联的扩散节点读取的vreset偏移，并被存储在模拟域中的电容中。
va-signal和vb-signal可被进一步独立地存储在图6中未示出的电容器中。尽管对同侧的vmeasure和vreset中的每一者采用单独的电容器，但是进一步的示例可能每侧仅采用一个电容器。此共享电容器可最初保留vreset值，并然后可从vmeasure值中减去该值，并随后将其作为相关联的vsignal值存储到电容器中。因此，在一些配置中，仅仅电容器641和645可能被使用。在一些示例中，仅差分值可被存储在(一个或多个)电容器中，因此减少了电容器的数量。
差分放大器操作647被用于va-signal和vb-signal，以确定va-signal和vb-signal之间的差值或差分值vdiff(差分)(操作717)。此差分输出可然后被用于进一步分析、图像合成或其他应用。此外，可执行模数(adc或a/d)转换步骤以将差分输出从模拟表示转变为数字表示。以此方式，仅需要一个a/d电路660来产生差分像素输出，即dadcs输出(操作718)。差分放大器647可将增益因子(诸如10倍或其他增益因子)应用于差分输出。差分输出补偿了双侧之间的不匹配以及其他因素。
tof像素通常是差分的，具有两个输出a和b。感兴趣的信号通常是差分信号(a-b)，如上文针对vdiff所提及的。差分信号通常比共模信号(a+b)/2小得多。因此，较小的(a-b)信号通常在adc转换之前被显著放大。但是，如果vreset是复位ktc消除样本而vmeasure是集成后的值，则在此期间(a-b)通过(a-b)＝(va-measure-vb-measure)-(va-reset–vb-reset)来获得，其中(va-measure-vb-measure)和(va-reset–vb-reset)分别被数字化。由于晶体管和其他组件不匹配，(va-reset–vb-reset)可能会有显著偏移。当从(va-measure-vb-measure)中减去(va-reset–vb-reset)时，此偏移最终被消除。但是，在两个单独的adc操作中的每个操作期间，偏移都会进入动态范围。为了避免这种复杂(且有时慢速)的过程，通常应用特殊的模拟偏移消除电路系统。此外，这两个adc操作可能已在不同的增益设置下被执行，并因此必须在可以执行减法之前执行准确的增益标准化步骤。
有利地，当前示例(诸如图6中所例示的)在通过形成最终差分项将vdiff确定为((va-measure-va-reset)-(vb-measure-vb-reset)来应用增益之前，在模拟域中减去此偏移。然后，对单个adc660应用单个增益设置，并且在形成(va-measure-va-reset)和(vb-measure-vb-reset)期间在模拟域中消除所有偏移。因此，不需要复杂的偏移消除电路系统，并且相关联的偏移被完全消除并且不需要增益标准化。
图6和图7的操作的概述可如下所述，为了清楚起见，重点被放在差分结构的a侧(另一侧可以类似地操作)。这些操作包括：
·操作710-全局复位/抗光晕。复位多晶硅指状物和电容元件(电荷存储元件)。保持任何相关联的复位栅极激活(即，vgr和复位栅极551激活)，直到像素结构中的集成时间帧。示例电压偏压包括将偏压栅极514上的电压设置为0v、将转移栅极517上的电压设置为0v、将电压vgr设置为1.1v、将多晶硅指状物511偏压于低电压(例如0v)。
·操作711-集成。在多晶硅指状物下方的基板中建立来自入射光的光电荷，偏压栅极被启用以将电荷从多晶硅指状物移动到电容元件。vgr置位且复位栅极551被去激活，即设置为预定的逻辑低电压(例如0v)。电容元件515被偏压在高电压(例如3.3v)。多晶硅指状物511在vhigh和vlow之间被调制。
·操作712-扩散节点复位。使用对栅极551进行激活来瞬间将扩散节点518设置为vdd，并然后通过允许栅极551去激活/打开来释放扩散节点518。
·操作713-va-reset测量。将扩散节点518的电压采样到电容器641中。
·操作714-集成转储。激活转移栅极517以将电容元件515中的电荷转储到扩散节点518。将转移栅极517设置为预定电压(例如，vt～1v)，将电容元件515设置为电压εvt以转储存储在电容元件515下的累积电荷。
·操作715-va-measure。将扩散节点518的电压采样到电容器642中。
·操作716-减去。将va-signal确定为(va-measure-va-reset)，并可选地存储在电容器中。
·操作717-差分放大器。将vdiff确定为((va-measure-va-reset)-(vb-measure-vb-reset))，并(10)数字化vdiff。
·操作718-差分模拟双相关采样(dadcs)输出，随后可在adc电路系统中被数字化。
图8例示了控制器800，其表示其中可实现本文中所公开的各种飞行时间检测、像素控制、像素定时和图像处理操作架构、场景和过程的任何系统或系统的集合。例如，控制器800可用于图1的tof处理电路系统122、图2的控制器212、图3的像素控制电路系统372、图4的像素控制电路系统472或图6的像素控制电路系统672。控制器800的示例可被并入到进一步的设备和系统中，诸如虚拟现实设备、增强现实设备、游戏控制台、相机设备、tof相机、智能电话、膝上型计算机、平板计算机、台式计算机、服务器、云计算平台、混合计算机、虚拟机、智能电视、智能手表和其他可穿戴设备，以及其任何变体或组合。
控制器800可被实现为单个装置、系统或设备，或者可以按分布式方式被实现为多个装置、系统或设备。例如，控制器800可包括一个或多个专用集成电路(asic)、现场可编程门阵列(fpga)，或者分立逻辑及相关联的电路系统，包括其组合。虽然未在图8中示出，但控制器800可包括通信接口、网络接口、用户接口以及用于通过通信链路820与主机系统通信的其他元件。计算系统801可任选地包括出于简化的目的而未被讨论的附加设备、特征或功能。
控制器800还可包括具有被包括在计算机可读存储介质设备上的软件或固件的一个或多个微控制器或微处理器。如果软件或固件被采用，则计算机可读存储介质设备可包括以用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术实现的易失性和非易失性、可移动和不可移动介质。存储介质的各示例包括随机存取存储器、只读存储器、磁盘、光盘、闪存存储器、虚拟存储器和非虚拟存储器、磁带盒、磁带、磁盘存储或其他磁存储设备，或任何其他类型的存储介质。在任何情况下，计算机可读存储介质都不是传播的信号。
控制器800包括用于增强飞行时间感测的各种控制器部分，即发射器控制器810、像素阵列控制器811和任选的图像处理器812。发射器控制器810提供待与tof像素的光测量同步的光的发射定时，并且通常与像素阵列控制器811协同操作。在一些示例中，发射器控制器810提供rf调制器控制信令以向rf调制器电路系统和向像素阵列控制器811指示rf调制频率和相位。像素阵列控制器811提供像素控制信令以控制本文中所讨论的像素结构，而不管这些像素是个体像素还是被包括在像素阵列中。具体而言，像素阵列控制器811提供对用于光测量的tof像素区域进行复位、控制转移栅极以将电荷转移到共享扩散节点，以及对tof像素的读出进行时间复用，以及其他操作。像素阵列控制器811提供接收像素读出以及将像素读出信息提供给任选的图像处理器812。图像处理器812提供为像素阵列累积像素数据以创建3d图像和2d图像，以及通过通信链路820向主机系统提供相关联的tof信息或3d/2d图像数据。图像处理器812还处理由像素生成的tof信息以形成诸如深度图数字图像之类的3d数字图像，以及形成诸如tof图像之类的2d数字图像，以及其他操作。当图像处理器812被省略时，像素阵列控制器811可通过通信链路820向主机系统提供像素读出数据。在一些示例中，像素阵列控制器811控制或包括用于将像素读出信号转换成数字格式的模数转换电路。
根据前述公开可以领会某些发明方面，以下是这些发明方面的各种示例。
示例1：一种飞行时间传感器中的像素布置，包括：被配置成在测量阶段期间建立与入射光有关的电荷的多晶硅感测元件，被配置成累积测量阶段中转移自多晶硅感测元件的集成电荷的电荷存储元件；以及被配置成建立测量电压的扩散节点，该测量电压表示在测量阶段期间建立的从电荷存储元件转储的集成电荷中的一部分。像素布置包括模拟域输出电路系统，该模拟域输出电路系统包括存储测量电压的测量电容元件；以及存储在测量阶段之前执行的复位阶段期间在扩散节点处建立的复位电压的复位电容元件。该模拟域输出电路系统被配置成从被存储在测量电容元件中的测量电压中减去被存储在复位电容元件中的复位电压以建立补偿结果，该补偿结果至少部分地降低像素布置的读出电压不确定度，并提供补偿结果以便处理成像素输出电压，像素输出电压通过在相关联的测量阶段的和多晶硅感测元件差分地操作的另一多晶硅感测元件相关联的至少另一补偿结果被差分地导出。
示例2：如示例1中的像素布置，进一步包括：偏压栅极元件，该偏压栅极元件在多晶硅感测元件和电荷存储元件之间建立偏压电势，以提供将在多晶硅感测元件处建立的至少一部分电荷转移到电荷存储元件的通路，并减少转移到电荷存储元件又返回到多晶硅感测元件的电荷的数量，以及转移栅极元件，基于激活，在电荷存储元件和扩散节点之间建立转移电势，以将存储在电荷存储元件中的各集成电荷中的一部分转储到扩散节点。
示例3：如示例1-2中的像素布置，其中电荷存储元件包括多晶硅电容器元件，该多晶硅电容器元件形成有下层p型掺杂剂阱，该下层p型掺杂剂阱具有比与像素布置相关联的半导体基板更高的p型掺杂水平；以及其中，该下层p型掺杂剂阱建立比偏压栅极元件的偏压电势更高的电势电平，以提供使在多晶硅感测元件处建立的至少一部分电荷能够从多晶硅感测元件被转移到电荷存储元件的通路。
示例4：如示例1-3中的像素布置，其中像素布置的读出电压不确定度包括与像素布置的读出电容相关联的ktc噪声。
示例5：如示例1-4中的像素布置，进一步包括：复位栅极，基于在复位阶段期间的激活，将在多晶硅感测元件处建立的至少一部分中间电荷排出到电压源。
示例6：如示例1-5中的像素布置，其中模拟域输出电路系统进一步包括差分放大器电路系统，该差分放大器电路系统被配置成将像素输出电压导出为补偿结果和另一补偿结果间的差分电压。
示例7：如示例1-6中的像素布置，其中模拟域输出电路系统进一步被配置成将像素输出电压提供给模数转换器，以将像素输出电压从模拟像素表示转换为数字像素表示。
示例8：如示例1-7中的像素布置，其中数字像素表示与飞行时间传感器的另外像素布置的至少另一数字像素表示一起被处理，以确定呈现给飞行时间传感器的场景的飞行时间测量。
示例9：一种飞行时间(tof)成像传感器，包括：半导体基板，用于感测至少光的差分像素结构阵列，差分像素结构阵列各自被配置成从相关联的复位阶段产生相关联的复位电压以及在相关联的复位阶段之后执行从相关联的测量阶段产生相关联的测量电压，存储各测量电压中的一些测量电压和各复位电压中的一些复位电压的电容元件，以及读出电路系统，该读出电路系统被配置成至少基于从各测量电压中的相关联地存储的一些测量电压中减去各复位电压中的相关联地存储的一些复位电压来为各差分像素结构中每一个差分像素结构建立至少部分地降低各差分像素结构中每一个差分像素结构的读出电压不确定度的补偿电压，并确定各补偿电压之间的差分电压作为像素输出电压。各差分像素结构中每一个差分像素结构包括：被配置成在相应的测量阶段中的一些测量阶段期间建立与入射光相关的电荷的至少两个多晶硅感测元件，电荷存储元件，该电荷存储元件中每一个电荷存储元件被配置成至少基于转移自相关联的多晶硅感测元件的各电荷中的一部分累积集成电荷；以及扩散节点，扩散节点中每一个扩散节点被配置成至少基于转储自相关联的电荷存储元件的各集成电荷中的一部分产生相关联的测量电压，并产生在扩散节点处建立的相关联的复位电压。
示例10：如示例9中的tof成像传感器，其中，各差分像素结构中每一个差分像素结构进一步包括：偏压栅极元件，偏压栅极元件中每一个偏压栅极元件被配置成在相关联的多晶硅感测元件和相关联的电荷存储元件之间建立偏压电势，以提供将在相关联的多晶硅感测元件处建立的至少一部分电荷转移到相关联的电荷存储元件的通路，并减少转移到相关联的电荷存储元件又返回到相关联的多晶硅感测元件的电荷的数量，以及转移栅极元件，基于激活，转移栅极元件中每一个转移栅极元件被配置成在相关联的电荷存储元件和相关联的扩散节点之间建立转移电势，以将存储在相关联的电荷存储元件中的集成电荷中的一部分转储到相关联的扩散节点。
示例11：如示例9-10中的tof成像传感器，其中，各电荷存储元件中每一个电荷存储元件包括多晶硅电容器元件，该多晶硅电容器元件形成有下层p型掺杂剂阱，该下层p型掺杂剂阱具有比半导体基板更高的p型掺杂水平，以及其中，该下层p型掺杂剂阱建立比相关联的偏压栅极元件的偏压电势更高的电势电平，以提供使在相关联的多晶硅感测元件处建立的至少一部分电荷能够从相关联的多晶硅感测元件被转移到相关联的电荷存储元件的通路。
示例12：如示例9-11中的tof成像传感器，其中，各差分像素结构中每一个差分像素结构的读出电压不确定度包括与相关联的扩散节点的读出电容相关联的ktc噪声。
示例13：如示例9-12中的tof成像传感器，其中，各差分像素结构中每一个差分像素结构进一步包括：至少一个复位栅极，基于在相关联的复位阶段期间的激活，将在相关联的多晶硅感测元件处建立的至少一部分中间电荷排出到电压源。
示例14：如示例9-13中的tof成像传感器，其中，读出电路系统将像素输出电压提供给模数转换器电路系统以便将像素输出电压从模拟像素表示转换为数字像素表示，其中，数字像素表示被处理以确定呈现给tof成像传感器的场景的飞行时间测量。
示例15：一种操作在半导体基板上形成的飞行时间(tof)成像像素布置的方法，该方法包括：至少两个多晶硅感测元件中每一个多晶硅感测元件在相应的差分测量阶段期间建立与入射光相关的电荷，各电荷存储元件中每一个电荷存储元件累积转移自相关联的多晶硅感测元件的集成电荷，各扩散节点中每一个扩散节点基于至少转储自相关联的电荷存储元件的集成电荷中的一部分来建立测量电压，各第一电容元件中每一个第一电容元件在将集成电荷中的一部分转移到相关联扩散节点之前，存储在相关联扩散节点处建立的复位电压，以及各第二电容元件中每一个第二电容元件在将集成电荷中的一部分转移到相关联的扩散节点之后，存储在相关联的扩散节点处建立的测量电压。该方法包括模拟输出电路系统从被存储在第二电容元件中的各测量电压中的一些测量电压中减去被存储在第一电容元件中的各复位电压中相应的一些复位电压以建立补偿结果，补偿结果至少部分地消除对应于各差分测量阶段中每一个差分测量阶段的像素布置的读出电压不确定度，以及确定各补偿结果中的差分电压以建立像素输出电压。
示例16：如示例15的方法，进一步包括各偏压栅极元件中每一个偏压栅极元件在相关联的多晶硅感测元件和相关联的电荷存储元件之间建立偏压电势，以提供将在相关联的多晶硅感测元件处建立的至少一部分电荷转移到相关联的电荷存储元件的通路，并减少转移到相关联的电荷存储元件又返回到相关联的多晶硅感测元件的电荷的数量，以及各转移栅极元件中每一个转移栅极元件在相关联的电荷存储元件和相关联的扩散节点之间建立转移电势，以将存储在相关联的电荷存储元件中的集成电荷中的一部分转储到相关联的扩散节点。
示例17：如示例15-16的方法，其中各电荷存储元件中每一个电荷存储元件包括多晶硅电容器元件，该多晶硅电容器元件形成有下层p型掺杂剂阱，该下层p型掺杂剂阱具有比与半导体基板更高的p型掺杂水平，以及其中，该下层p型掺杂剂阱建立比相关联的偏压栅极元件的偏压电势更高的电势电平，以提供使在相关联的多晶硅感测元件处建立的至少一部分电荷能够从相关联的多晶硅感测元件被转移到相关联的电荷存储元件的通路。
示例18：如示例15-17的方法，其中像素布置的读出电压不确定度包括与扩散节点中相关联的一些扩散节点的读出电容相关联的ktc噪声。
示例19：如示例15-18的方法，进一步包括，至少一个复位栅极，基于在相关联的复位阶段期间的激活，将在相关联的多晶硅感测元件处建立的至少一部分中间电荷排出到电压源。
示例20：如示例15-19的方法，进一步包括，模拟输出电路系统将像素输出电压提供给模数转换器电路系统以便将像素输出电压从模拟像素表示转换为数字像素表示，其中，数字像素表示被处理以确定呈现给tof成像传感器的场景的飞行时间测量。
本文中讨论了术语“可见光”和“红外光”(ir光)。可见光通常包括对应于人眼视觉范围的光的波长(波长大约为390纳米(nm)至700nm)。ir光包括从大约700纳米延伸至1毫米(mm)的光的波长。波长范围的变化是可能的，但是通常而言本文中所讨论的可见光和ir光指的是以上大约范围。
各附图中所提供的功能框图、操作场景及序列和流程图表示用于执行本公开的新颖方面的示例性系统、环境和方法。尽管出于解释简明的目的，本文中所包括的方法可以以功能图、操作场景或序列、或流程图形式示出并且可被描述为一系列动作，但是可以理解和领会，各方法不受这些动作的次序的限制，因为根据本发明，某些动作可以按与本文中所示出和描述的不同的次序和/或与其他动作并发地发生。例如，本领域的技术人员将明白并领会，方法可替换地被表示为一系列相互相关联的状态或事件，诸如以状态图的形式。此外，并非方法中所示出的所有动作都是新颖实现所必需的。
本文中所包括的说明和附图描绘了用于教导本领域的技术人员如何做出和使用最佳选项的特定实现。出于教导创造性原则的目的，一些传统的方面已被简化或忽略。本领域的技术人员将领会来自这些实现的变体也落入的本公开的范围内。本领域的技术人员还将领会以上所描述的各特征可以以各种方式被组合以形成多个实现。作为结果，本发明不局限于以上所描述的特定实现，而是仅由权利要求和它们的等价物来限定。
- 还没有人留言评论。精彩留言会获得点赞！