一种多芯片间高速互连测试方法与流程

本发明涉多芯片互连测试技术领域，尤其涉及一种多芯片间高速互连测试方法。

背景技术：

随着集成电路设计水平和工艺的高速发展，对多芯片集成的电路要求越来越高；在dft设计中，芯片间的互连测试也是不得不考虑的一个不可或缺的一面。

现在流行的芯片互连测试主要是用jtag的方式，基于1149.1等协议发展而来；缺点是只能低速测试，通常50mhz以内；测试向量的灵活性较差。必须按照协议用eda工具产生。

技术实现要素：

本发明的目的是为了解决现有技术中的问题，而提出的一种多芯片间高速互连测试方法。

为了实现上述目的，本发明采用了如下技术方案：

一种多芯片间高速互连测试方法，所述多芯片间高速互连测试的具体步骤如下：

(1)在dft可测性设计阶段，引入mbio_test_top模块插入到电路中；

(2)根据电路图，制造芯片，备用；

(3)将芯片放置在测试机的板卡上面，使板卡上面的探头和芯片连接；

(4)测试机根据外部提供的测试向量来测试芯片，对芯片进行芯片内回环测试和芯片间外部回环测试，且测试时钟由pll引入，通过控制mbio_test_top模块，来控制芯片间的互连通信。

优选的，在步骤(1)中在插入mbio_test_top模块时，可以通过在写电路rtl代码的时候和电路function功能一起写好插入电路中，或者把functionrtl代码逻辑综合得到逻辑网表(netlist)后，通过eda工具或者通过写command命令加入电路中。

优选的，在步骤(1)中mbio_test_top模块的fast_clkpin端口连到pll的输出端，mbio_test_top模块的tck、rst、cfg_en、tdi、tdo以及tx_valid端口连到相应的外部端口(gpio)上；mbio_test_top模块的ctl_i_*端口连到对应的高速io端口上。

优选的，在步骤(4)中，所述芯片内回环测试中，pll发送测试时钟信号，mbio_test_top模块发送数据，通过芯片的iopad端口后，又返回到mbio_test_top模块中，进行观测数据。

优选的，在步骤(4)中，所述芯片间外部回环测试中，一个芯片通过mbio_test_top模块中的prbsgenerator发送数据，通过芯片的iopad端口连到另一个芯片的iopad端口，这个芯片的mbio_test_top模块中的prbschecker接收数据。

本发明的有益效果：本发明提供了一种多芯片间高速互连测试方法，可以高速测试，测试向量的灵活性高，可以通过测试机进行测试，测试方式不局限，测试过程简单方便、灵活，便于使用和推广。

该装置中未涉及部分均与现有技术相同或可采用现有技术加以实现，本发明结构简单，操作方便。

附图说明

图1为本发明提出的一种多芯片间高速互连测试方法的检测电路的电路图；

图2为本发明提出的一种多芯片间高速互连测试方法的mbio_test_top模块电路图；

图3为本发明提出的一种多芯片间高速互连测试方法的芯片内回环测试电路图；

图4为本发明提出的一种多芯片间高速互连测试方法的芯片间外部回环测试电路图。

具体实施方式

为使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体实施方式，进一步阐述本发明。

实施例1

如图1-2所示，一种多芯片间高速互连测试方法，多芯片间高速互连测试的具体步骤如下：

(1)在dft可测性设计阶段，引入mbio_test_top模块插入到电路中；

(2)根据电路图，制造芯片，备用；

(3)将芯片放置在测试机的板卡上面，使板卡上面的探头和芯片连接；

(4)测试机根据外部提供的测试向量来测试芯片，对芯片进行芯片内回环测试和芯片间外部回环测试，且测试时钟由pll引入，通过控制mbio_test_top模块，来控制芯片间的互连通信。

在步骤(1)中在插入mbio_test_top模块时，可以通过在写电路rtl代码的时候和电路function功能一起写好插入电路中，或者把functionrtl代码逻辑综合得到逻辑网表(netlist)后，通过eda工具或者通过写command命令加入电路中。

在步骤(1)中mbio_test_top模块的fast_clkpin端口连到pll的输出端，mbio_test_top模块的tck、rst、cfg_en、tdi、tdo以及tx_valid端口连到相应的外部端口(gpio)上；mbio_test_top模块的ctl_i_*端口连到对应的高速io端口上。

在步骤(4)中，芯片内回环测试中，pll发送测试时钟信号，mbio_test_top模块发送数据，通过芯片的iopad端口后，又返回到mbio_test_top模块中，进行观测数据，如图3所示。

在步骤(4)中，芯片间外部回环测试中，一个芯片通过mbio_test_top模块中的prbsgenerator发送数据，通过芯片的iopad端口连到另一个芯片的iopad端口，这个芯片的mbio_test_top模块中的prbschecker接收数据，如图4所示。

需要说明的是，本发明提供了一种多芯片间高速互连测试方法，可以高速测试，测试向量的灵活性高，可以通过测试机进行测试，测试方式不局限，测试过程简单方便、灵活，便于使用和推广。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。

技术特征：

技术总结
本发明公开了一种多芯片间高速互连测试方法，在DFT可测性设计阶段，引入mbio_test_top模块插入到电路中；根据电路图，制造芯片；之后将芯片放置在测试机的板卡上面，使板卡上面的探头和芯片连接；测试机根据外部提供的测试向量来测试芯片，对芯片进行芯片内回环测试和芯片间外部回环测试，且测试时钟由PLL引入，通过控制mbio_test_top模块，来控制芯片间的互连通信；可以高速测试，测试向量的灵活性高，可以通过测试机进行测试，测试方式不局限，测试过程简单方便、灵活，便于使用和推广。

技术研发人员：何立柱;冯建华
受保护的技术使用者：世芯电子科技（无锡）有限公司
技术研发日：2019.03.11
技术公布日：2019.05.17