一种通过宫格法快速找到静电薄弱环节的方法与流程

本发明涉及电子产品的电路板领域，尤其是一种通过宫格法快速找到静电薄弱环节的方法。

背景技术：

在电子产品中，如智能电视，机顶盒，智能音箱等，esd(electro-staticdischarge)问题是业界难题，pcb板子越小难度越大，且两层pcb板的esd问题难度比四层板更大，这也就是业界基本没有小尺寸两层pcb板的原因。因此，准确找到芯片级别和pcb板级别的esd问题最薄弱地方成为最关键的难题。

在现有技术中，业界通常的两种做法：1、直接加屏蔽罩来解决；2、通过打端子来找到薄弱的端子，再通过在端子上加器件来处理。

然而，这两种做法操作麻烦、需要增加多余esd元件从而导致成本加大、且无法在系统工作状态下快速找到静电薄弱环节。

技术实现要素：

为了解决上述问题，本发明提出一种通过宫格法快速找到静电薄弱环节的方法，该方法具有操作简单、可以减少电路成本的特点，且可以在系统工作状态下快速找到静电薄弱环节。

本发明通过以下技术方案实现的：

本发明提出一种通过宫格法快速找到静电薄弱环节的方法，包括如下步骤：

s1：将pcb板按照宫格的方式划分为m个区域，m大于等于2，并对各个划分好的区域记为m1,m2,……mm；

s2：剔除pcb板上每个区域的绿油；

s3：用静电枪分别对pcb板上的每个区域接触、放电，并测试每个区域的所能通过的最高电压；

s4：通过比较每个区域的所能通过的最高电压，将电压数值最低者确定为静电薄弱区，并记为mmin；

s5：将静电薄弱区mmin按照宫格的方式划分为a个区域，a大于等于2，并对各个划分好的区域记为a1,a2,……aa；

s6：用静电枪分别对静电薄弱区mmin上的每个区域接触、放电，并测试每个区域的所能通过的最高电压；

s7：通过比较每个区域的所能通过的最高电压，将电压数值最低者确定为静电次薄弱区，并记为amin；

s8：重复s5、s6、s7步骤，直至找到最小单元的静电最薄弱区。

优选地，s1步骤中，m个区域中的每个区域大小相等。

优选地，s5步骤中，a个区域中的每个区域大小相等。

本发明的有益效果：

本发明提出的通过宫格法快速找到静电薄弱环节的方法，该方法具有操作简单、不需要增加多余esd元件从而可以减少电路成本的特点，可以节约开发时间快速准确找到薄弱环节，且可以在系统工作状态下快速找到静电薄弱环节。

附图说明

图1为本发明的通过宫格法快速找到静电薄弱环节的方法中的区域划分方法示意图；

图2为本发明的通过宫格法快速找到静电薄弱环节的方法中的区域划分方法示意图。

具体实施方式

为了更加清楚、完整的说明本发明的技术方案，下面结合附图对本发明作进一步说明。

请参考图1-图2，本发明提出一种通过宫格法快速找到静电薄弱环节的方法，包括如下步骤：

s1：将pcb板按照宫格的方式划分为m个区域，m大于等于2，并对各个划分好的区域记为m1,m2,……mm；

s2：剔除pcb板上每个区域的绿油；

s3：用静电枪分别对pcb板上的每个区域接触、放电，并测试每个区域的所能通过的最高电压；

s4：通过比较每个区域的所能通过的最高电压，将电压数值最低者确定为静电薄弱区，并记为mmin；

s5：将静电薄弱区mmin按照宫格的方式划分为a个区域，a大于等于2，并对各个划分好的区域记为a1,a2,……aa；

s6：用静电枪分别对静电薄弱区mmin上的每个区域接触、放电，并测试每个区域的所能通过的最高电压；

s7：通过比较每个区域的所能通过的最高电压，将电压数值最低者确定为静电次薄弱区，并记为amin；

s8：重复s5、s6、s7步骤，直至找到最小单元的静电最薄弱区。

在本实施方式中，将pcb板按照宫格的方式划分为4个面积相等的区域。

在本实施方式中，s3、s4中步骤中，具体为：用静电枪分别对pcb板上的每个区域接触、放电，每一个区域连续放电30次以上，重复3次，假设1、2、4区域接触测试电压能通过3kv，3区域接触测试2.5kv不能通过.说明最薄弱区域为3区域。

在本实施方式中，值得注意的是：当区域中有ddr和flash信号线时，静电枪不能直接接触ddr和flash信号线，而使得静电枪与ddr和flash信号线相距3mm，然后开始放电测电压。

在本实施方式中，最小单元的静电最薄弱区为pcb板上的电子元器件，如电容或者电阻等。

优选地，s1步骤中，m个区域中的每个区域大小相等。

优选地，s5步骤中，a个区域中的每个区域大小相等。

通过本发明提出的通过宫格法快速找到静电薄弱环节的方法，该方法具有操作简单、不需要增加多余esd元件从而可以减少电路成本的特点，可以节约开发时间快速准确找到薄弱环节，且可以在系统工作状态下快速找到静电薄弱环节。

当然，本发明还可有其它多种实施方式，基于本实施方式，本领域的普通技术人员在没有做出任何创造性劳动的前提下所获得其他实施方式，都属于本发明所保护的范围。

技术特征：

1.一种通过宫格法快速找到静电薄弱环节的方法，其特征在于，包括如下步骤：

s1：将pcb板按照宫格的方式划分为m个区域，m大于等于2，并对各个划分好的区域记为m1,m2,……mm；

s2：剔除pcb板上每个区域的绿油；

s3：用静电枪分别对pcb板上的每个区域接触、放电，并测试每个区域的所能通过的最高电压；

s4：通过比较每个区域的所能通过的最高电压，将电压数值最低者确定为静电薄弱区，并记为mmin；

s5：将静电薄弱区mmin按照宫格的方式划分为a个区域，a大于等于2，并对各个划分好的区域记为a1,a2,……aa；

s6：用静电枪分别对静电薄弱区mmin上的每个区域接触、放电，并测试每个区域的所能通过的最高电压；

s7：通过比较每个区域的所能通过的最高电压，将电压数值最低者确定为静电次薄弱区，并记为amin；

s8：重复s5、s6、s7步骤，直至找到最小单元的静电最薄弱区。

2.根据权利要求1所述的通过宫格法快速找到静电薄弱环节的方法，其特征在于，s1步骤中，m个区域中的每个区域大小相等。

3.根据权利要求1所述的通过宫格法快速找到静电薄弱环节的方法，其特征在于，s5步骤中，a个区域中的每个区域大小相等。

技术总结
本发明提出一种通过宫格法快速找到静电薄弱环节的方法，包括如下步骤：S1：将PCB板划分为m个区域；S2：剔除每个区域的绿油；S3：测试每个区域的所能通过的最高电压；S4：将电压数值最低者确定为静电薄弱区；S5：将静电薄弱区划分为a个区域；S6：测试静电薄弱区上的每个区域的所能通过的最高电压；S7：将电压数值最低者确定为静电次薄弱区；S8：重复S5、S6、S7步骤，直至找到最小单元的静电最薄弱区。该方法具有操作简单、不需要增加多余ESD元件从而可以减少电路成本的特点，可以节约开发时间快速准确找到薄弱环节，且可以在系统工作状态下快速找到静电薄弱环节。

技术研发人员：许传停;张坤;冯杰
受保护的技术使用者：晶晨半导体(深圳)有限公司
技术研发日：2019.08.09
技术公布日：2019.12.03