在保持型流水线存在时重新格式化扫描模式的制作方法

本公开涉及基于扫描的集成电路(ic)。特定来说，本公开涉及在保持型流水线存在时重新格式化扫描模式。

背景技术：

1、测试设计(dft)可使用基于扫描的设计来测试集成电路，因为基于扫描的技术较快且提供更大覆盖范围。基于扫描链的设计是用于通过将所有设计flops转换成扫描flops及接着通过将那些扫描flops缝合在一起以创建扫描链来实现最大可能覆盖范围的优选机制。基于扫描链的设计提供更好的覆盖范围，其又改进产品良率。另外，基于扫描链的诊断容易地识别电路中的逻辑故障的根本原因。在芯片测试期间，首先测试扫描链。接着，使用扫描链移位及捕获来测试功能电路以发现所述电路中的任何故障。随着设计变得更大且电路设计中的扫描flops的数目增加，每一扫描链长度也增加。设计测试时间直接与扫描链长度成比例。因此，扫描测试时间随着设计增长而增加。

2、层次化测试方法用于划分及征服日益庞大且复杂的设计，其中每一设计被划分为多个核心。核心被集成在顶部层级处。在核心层级处执行dft插入及自动测试模式产生(atpg)。

技术实现思路

1、在一方面，一种方法包含：识别集成电路设计的测试设计(dft)的流水线路径中的流水线阶段；将多种模式中的每一模式拆分成第一部分及第二部分；重新格式化所述多种模式以产生另外多种模式使得所述多种模式中的每一模式的所述第一部分及所述第二部分包含于所述另外多种模式中的不同模式中。所述第一部分的长度依据所述经识别流水线阶段的数目而变。

2、在一方面，一种系统包含：存储器，其存储指令；及处理器，其与所述存储器耦合且用于执行所述指令。所述指令在被执行时致使所述处理器进行以下操作：识别集成电路设计的dft的流水线路径中的流水线阶段；将多种模式中的每一模式拆分成第一部分及第二部分；重新格式化所述多种模式以产生另外多种模式使得所述多种模式中的每一模式的所述第一部分及所述第二部分包含于所述另外多种模式中的不同模式中。所述第一部分的长度依据所述经识别流水线阶段的数目而变。

技术特征：

1.一种方法，其包括：

2.根据权利要求1所述的方法，其中所述重新格式化包含：

3.根据权利要求2所述的方法，其进一步包括：

4.根据权利要求2所述的方法，其中所述至少一种填补模式包括基于经识别流水线阶段的数量的填补模式的数量及所述dft的核心的扫描移位长度。

5.根据权利要求1所述的方法，其中重新格式化所述多种模式进一步包括：

6.根据权利要求5所述的方法，其进一步包括：

7.根据权利要求1所述的方法，其进一步包括：

8.一种系统，其包括：

9.根据权利要求8所述的系统，其中所述处理器进一步经配置以：

10.根据权利要求9所述的系统，其中所述处理器进一步经配置以：

11.根据权利要求9所述的系统，其中所述至少一种填补模式包括基于经识别流水线阶段的数量的填补模式的数量及所述dft的核心的扫描移位长度。

12.根据权利要求8所述的系统，其中所述处理器进一步经配置以：

13.根据权利要求12所述的系统，其中所述处理器进一步经配置以：

14.根据权利要求8所述的系统，其中所述处理器进一步经配置以：

15.一种包括经存储指令的非暂时性计算机可读媒体，所述指令在由处理器执行时致使所述处理器进行以下操作：

16.根据权利要求15所述的非暂时性计算机可读媒体，其中所述处理器进一步经配置以：

17.根据权利要求16所述的非暂时性计算机可读媒体，其中所述处理器进一步经配置以：

18.根据权利要求16所述的非暂时性计算机可读媒体，其中所述至少一种虚设模式包括基于经识别流水线阶段的数量的虚设模式的数量及所述dft的核心的扫描移位长度。

19.根据权利要求15所述的非暂时性计算机可读媒体，其中所述处理器进一步经配置以：

20.根据权利要求15所述的非暂时性计算机可读媒体，其中所述处理器进一步经配置以：

技术总结
一种方法包含：识别集成电路设计的测试设计(DFT)的流水线路径中的状态保持流水线阶段；将多种模式中的每一模式拆分成第一部分及第二部分；重新格式化所述多种模式以产生另外多种模式使得所述多种模式中的每一模式的所述第一部分及所述第二部分包含于所述另外多种模式中的不同模式中。所述第一部分的长度依据所述经识别流水线阶段的数目而变。

技术研发人员：A·G·M·普罗希特,S·I·波帕,D·马丁,P·查布拉
受保护的技术使用者：新思科技有限公司
技术研发日：
技术公布日：2024/1/14