一种芯片测试电路以及芯片的制作方法

本申请涉及电子，尤其涉及一种芯片测试电路以及芯片。

背景技术：

1、芯片测试电路是为了对芯片的正常功能模块进行测试而设置的，测试电路应具备可控性与可观测性。可控性是指通过测试电路可以控制芯片内部正常功能模块的输入，包括控制信号和数据信号等。可观测性是指通过测试电路可以观测正常功能模块的输出，包括内部状态信号和数据信号等。测试电路的结构与被测电路有极大相关性。

2、目前，芯片测试电路往往采用jtag测试标准。jtag测试标准提出了一种标准化的测试结构，使用5个测试管脚，便于移植应用到不同的芯片产品中。但是，对于智能卡、ese(embedded secure element，嵌入式安全单元)、设备防伪等类型的芯片产品，产品本身正常功能所需的管脚数目很少，一般只有2～8个功能管脚，而测试管脚只在测试生产阶段使用，用户使用过程中不需要使用这些测试管脚，对于这类产品来说，通过jtag测试标准所需的管脚数过多，增加了产品的测试成本。

技术实现思路

1、有鉴于此，本申请的目的在于提供一种芯片测试电路，无需设置五个测试管脚，即可实现芯片功能的测试，与现有技术使用五个测试管脚相比，降低测试成本。

2、为实现上述目的，本申请实施例公开了如下技术方案：

3、第一方面，本申请提供了一种芯片测试电路，所述芯片测试电路应用于芯片中，芯片测试电路包括：测试状态控制器，测试指令寄存器，测试数据寄存器、译码电路、测试模式控制管脚和测试双向管脚；所述测试状态控制器分别连接所述测试模式控制管脚、所述测试指令寄存器以及所述测试数据寄存器；所述测试双向管脚分别连接所述测试指令寄存器以及所述测试数据寄存器；所述译码电路分别连接所述测试指令寄存器以及所述测试数据寄存器；

4、所述测试状态控制器，用于接收来自测试模式控制管脚的第一状态控制信号，并根据所述第一状态控制信号调整所述测试状态控制器的状态模式；

5、所述测试指令寄存器，用于当所述测试状态控制器在状态模式为测试指令输入模式时，存储来自测试双向管脚的测试指令；

6、所述测试状态控制器，还用于接收来自测试模式控制管脚的第二状态控制信号，并根据所述第二状态控制信号调整所述测试状态控制器的状态模式；

7、所述测试数据寄存器，用于当所述测试状态控制器在状态模式为测试数据输入模式时，存储来自测试双向管脚的测试数据；

8、所述译码电路，用于根据所述测试指令以及所述测试数据对芯片的功能电路进行测试，以得到测试结果数据，并将所述测试结果数据存储到所述测试数据寄存器中；

9、所述测试数据寄存器，用于通过所述测试双向管脚输出测试结果数据。

10、可选的，所述电路还包括：测试时钟输入管脚，所述测试时钟输入管脚连接所述测试状态控制器；

11、所述测试状态控制器，用于接收来自测试时钟输入管脚的时钟信号，以为所述芯片测试电路提供时钟信号。

12、可选的，所述测试数据寄存器的数量为至少m个，且所述测试数据寄存器的数量与所述芯片所需测试的功能数量相同，m大于或等于2；

13、所述译码电路，还用于根据所述测试指令，选择与所述测试指令对应的测试数据寄存器，以使得所述与所述测试指令对应的测试数据寄存器接收来自所述测试双向管脚的测试数据；

14、所述译码电路，还用于将所述测试结果数据存储到所述与所述测试指令对应的测试数据寄存器中，以使所述与所述测试指令对应的测试数据寄存器通过所述测试双向管脚输出测试结果数据。

15、可选的，所述电路还包括数据选通电路，所述数据选通电路分别连接所述译码电路、所述测试数据寄存器以及所述测试双向管脚的输出端；

16、所述数据选通电路，用于根据所述测试指令，将所述与所述测试指令对应的测试数据寄存器连接所述测试双向管脚的输出端之间的开关接通，以使所述与所述测试指令对应的测试数据寄存器通过所述测试双向管脚的输出端输出测试结果数据。

17、可选的，所述测试指令寄存器的位宽与所述芯片所需测试的功能数量成正相关关系。

18、可选的，所述测试指令寄存器包括第一子寄存器和第二子寄存器；

19、所述第一子寄存器，用于当所述测试状态控制器在状态模式为测试指令输入模式时，存储来自测试双向管脚的测试指令；

20、所述第二子寄存器，用于当所述测试状态控制器在状态模式为测试指令更新模式时，存储所述第一子寄存器中的测试指令，以作为当前生效的测试指令。

21、可选的，所述测试数据寄存器包括第三子寄存器和第四子寄存器；

22、所述第三子寄存器，用于当所述测试状态控制器在状态模式为测试数据输入模式时，存储来自测试双向管脚的测试数据；

23、所述第三子寄存器，还用于当所述测试状态控制器在状态模式为测试数据捕获模式时，存储所述测试结果数据；

24、所述第三子寄存器，还用于当所述测试状态控制器在状态模式为测试数据输出模式时，通过所述测试双向管脚输出测试结果数据；

25、所述第四子寄存器，用于当所述测试状态控制器在状态模式为测试数据更新模式时，存储所述第三子寄存器中的测试数据，以作为当前生效的测试数据。

26、可选的，所述第一状态控制信号和所述第二状态控制信号为时序电信号，所述测试状态控制器，还用于接收来自测试模式控制管脚的时序电信号，并根据所述时序电信号的次序调整所述测试状态控制器的状态模式。

27、可选的，若所述时序电信号为连续n个高电平，所述测试状态控制器，还用于根据所述时序电信号将所述测试状态控制器的状态模式调整为复位模式，n大于或等于4。

28、第二方面，本申请提供的一种芯片，包括：功能电路以及第一方面任一项所述的芯片测试电路，所述功能电路连接所述芯片测试电路；

29、所述功能电路，用于提供所述芯片支持的功能；

30、所述芯片测试电路，用于针对所述功能进行测试。

31、本申请提供一种芯片测试电路以及芯片，在一种芯片测试电路中，包括：测试状态控制器，测试指令寄存器，测试数据寄存器、译码电路、测试模式控制管脚和测试双向管脚。测试状态控制器会接收来自测试模式控制管脚的状态控制信号，并根据状态控制信号调整测试状态控制器的状态模式。通过调整测试状态控制器的状态模式，令测试指令寄存器接收来自测试双向管脚的测试指令，以及测试数据寄存器接收来自测试双向管脚的测试数据；译码电路根据测试指令以及测试数据对芯片的功能电路进行测试，以得到测试结果数据，从而能输出测试结果数据。通过上述电路，仅使用较少的测试管脚即可实现芯片功能的测试，降低测试成本。

技术特征：

1.一种芯片测试电路，其特征在于，所述芯片测试电路应用于芯片中，所述芯片测试电路包括：测试状态控制器，测试指令寄存器，测试数据寄存器、译码电路、测试模式控制管脚和测试双向管脚；所述测试状态控制器分别连接所述测试模式控制管脚、所述测试指令寄存器以及所述测试数据寄存器；所述测试双向管脚分别连接所述测试指令寄存器以及所述测试数据寄存器；所述译码电路分别连接所述测试指令寄存器以及所述测试数据寄存器；

2.根据权利要求1所述的芯片测试电路，其特征在于，所述芯片测试电路还包括：测试时钟输入管脚，所述测试时钟输入管脚连接所述测试状态控制器；

3.根据权利要求1所述的芯片测试电路，其特征在于，所述测试数据寄存器的数量为至少m个，且所述测试数据寄存器的数量与所述芯片所需测试的功能数量相同，m大于或等于2；

4.根据权利要求3所述的芯片测试电路，其特征在于，所述芯片测试电路还包括数据选通电路，所述数据选通电路分别连接所述译码电路、所述测试数据寄存器以及所述测试双向管脚；

5.根据权利要求3所述的芯片测试电路，其特征在于，所述测试指令寄存器的位宽与所述芯片所需测试的功能数量成正相关关系。

6.根据权利要求1所述的芯片测试电路，其特征在于，所述测试指令寄存器包括第一子寄存器和第二子寄存器；

7.根据权利要求1所述的芯片测试电路，其特征在于，所述测试数据寄存器包括第三子寄存器和第四子寄存器；

8.根据权利要求1所述的芯片测试电路，其特征在于，所述第一状态控制信号和所述第二状态控制信号为时序电信号，所述测试状态控制器，还用于接收来自所述测试模式控制管脚的时序电信号，并根据所述时序电信号的次序调整所述测试状态控制器的状态模式。

9.根据权利要求8所述的芯片测试电路，其特征在于，若所述时序电信号为连续n个高电平，所述测试状态控制器，还用于根据所述时序电信号将所述测试状态控制器的状态模式调整为复位模式，n大于或等于4。

10.一种芯片，其特征在于，包括：功能电路以及如权利要求1-9任一项所述的芯片测试电路，所述功能电路连接所述芯片测试电路；

技术总结
本申请提供一种芯片测试电路以及芯片，在一种芯片测试电路中，包括：测试状态控制器，测试指令寄存器，测试数据寄存器、译码电路、测试模式控制管脚和测试双向管脚。测试状态控制器会接收来自测试模式控制管脚的状态控制信号，并根据状态控制信号调整测试状态控制器的状态模式。通过调整测试状态控制器的状态模式，令测试指令寄存器接收来自测试双向管脚的测试指令，以及测试数据寄存器接收来自测试双向管脚的测试数据；译码电路根据测试指令以及测试数据对芯片的功能电路进行测试，以得到测试结果数据，从而能输出测试结果数据。通过上述电路，仅使用较少的测试管脚即可实现芯片功能的测试，降低测试成本。

技术研发人员：郑晓光
受保护的技术使用者：紫光同芯微电子有限公司
技术研发日：
技术公布日：2024/2/21