实现较快扫描链诊断的dft方法
【专利摘要】在所描述的实例中，提供一种电路(100)，其有助于连接于扫描链中的多个逻辑电路(135)的更快诊断。所述电路(100)包含第一多路复用器(105)，其接收扫描数据输入(110)。触发器(125)耦合到所述第一多路复用器(105)的输出且产生扫描型式。反相器(145)响应于所述扫描型式产生经反相的反馈信号(115)。将所述经反相的反馈信号(115)提供到所述第一多路复用器(105)。所述多个逻辑电路(135)连接于所述扫描链中且响应于所述扫描型式产生逻辑输出。旁通多路复用器(142)耦合到所述多个逻辑电路(135)。所述旁通多路复用器(142)响应于所述逻辑输出、所述扫描数据输入(110)及分段旁通输入(112)产生扫描输出SO。
【专利说明】实现较快扫描链诊断的DFT方法
【背景技术】
[0001] 本发明大体上涉及集成电路，且更特定来说，涉及诊断集成电路（1C)中的扫描链 故障。
[0002] 可测试性设计(DFT)方法是基于扫描链的设计，其用于测试集成电路。基于扫描链 的设计是用于诊断制造缺陷的优选机制。基于扫描链的诊断对于较大集成电路快速且有 效，借此改进产品良率。基于扫描链的诊断识别1C中的电路中的逻辑故障的根本原因。在1C 测试期间，还测试扫描链以确保扫描链无缺陷。扫描链中的任何缺陷使得难以调试。调试扫 描链的常规方法包含S0M(扫描光学显微术)或EMMI(发射显微术）。这些调试技术较昂贵且 耗时。型式相依性故障诊断也对调试扫描链缺陷有用。使用自动测试型式产生(ATPG)工具 以产生待在1C上沿行的多个型式。在扫描链故障的情况中，需要已知整个设计结构的设计 支持工具以使用ATPG工具，但这些设计支持工具是不可用的。
【发明内容】
[0003] 实例实施例提供一种电路，其有助于较快扫描链诊断。所述电路包含第一多路复 用器，其接收扫描数据输入。触发器耦合到所述第一多路复用器的输出且产生扫描型式。反 相器响应于所述扫描型式产生经反相的反馈信号。将所述经反相的反馈信号提供到所述第 一多路复用器。多个逻辑电路连接于扫描链中且响应于所述扫描型式产生逻辑输出。旁通 多路复用器耦合到所述多个逻辑电路。所述旁通多路复用器响应于所述逻辑输出、所述扫 描数据输入及分段旁通输入产生扫描输出。
[0004] 另一实例实施例提供一种扫描链架构。所述扫描链架构包含多个分段，且每一分 段包含连接于扫描链中的多个逻辑电路。所述分段中的至少一者包含接收扫描数据输入的 第一多路复用器。触发器耦合到所述第一多路复用器的输出且产生扫描型式。反相器响应 于所述扫描型式产生经反相的反馈信号。将所述经反相的反馈信号提供到所述第一多路复 用器。多个逻辑电路连接于扫描链中且响应于所述扫描型式产生逻辑输出。旁通多路复用 器耦合到所述多个逻辑电路。所述旁通多路复用器响应于所述逻辑输出、所述扫描数据输 入及分段旁通输入产生扫描输出。
[0005] 又一实施例提供一种方法，其用于诊断被布置于扫描链中的多个逻辑电路。扫描 数据输入及经反相的反馈信号经多路复用以产生经多路复用的输出。扫描型式从所述经多 路复用的输出及经分频的扫描时钟产生。所述经反相的反馈信号从所述扫描型式产生。将 所述扫描型式提供到所述多个逻辑电路。所述多个逻辑电路产生逻辑输出。所述逻辑输出 及所述扫描数据输入经多路复用以产生扫描输出。如果所述扫描输出不同于预定义的扫描 输出，那么使所述多个逻辑电路旁通。
【附图说明】
[0006] 图1是根据实施例的用于诊断多个逻辑电路的电路的示意图；
[0007] 图2是根据实施例的用于诊断多个逻辑电路的扫描链架构的示意图；
[0008] 图3是说明根据实施例的诊断布置于扫描链中的多个逻辑电路的方法的流程图； 及
[0009] 图4是根据实施例的用于产生分段旁通输入的电路的示意图。
【具体实施方式】
[0010] 图1是根据实施例的用于诊断多个逻辑电路的电路100的示意图。电路100包含第 一多路复用器105,其接收扫描数据输入SI 110及经反相的反馈信号115。在第一多路复用 器105处接收模式选择位(MSB) 120。由触发器125接收第一多路复用器105的输出。触发器 125在线路130上产生扫描型式。多个逻辑电路135响应于线路130上所接收到的扫描型式在 线路140上产生逻辑输出。将多个逻辑电路135连接于扫描链中。在实施例的一者中，多个逻 辑电路135为所属领域中已知的任何时序电路，例如触发器。扫描链的长度由循序地连接的 逻辑电路的数目界定。在一个实施例中，如果连接于扫描链中的触发器的数目为10,那么扫 描链长度为10。反相器145响应于线路130上的扫描型式产生经反相的反馈信号115。旁通多 路复用器142耦合到多个逻辑电路135且接收线路140上的逻辑输出。旁通多路复用器142还 接收扫描数据输入SI 110。旁通多路复用器142还接收分段旁通输入SB 112。分段旁通输入 SB 112包含群控制输入(GC)、行控制输入(RC)及列控制输入(CC)中的至少一者。旁通多路 复用器142响应于线路140上的逻辑输出、分段旁通输入SB 112及扫描数据输入SI 110在线 路148上产生扫描输出S0。分频器(DIV) 150接收扫描时钟（SC) 155及分频器控制信号(DIV控 制）165。分频器(DIV)150响应于分频器控制信号(DIV控制）165的值产生经分频的扫描时钟 160。触发器125接收经分频的扫描时钟160。在一个实施例中，分频器150接收分频器控制信 号(DIV控制）165且从扫描时钟(SC) 155产生可变的经分频扫描时钟。触发器125接收可变的 经分频扫描时钟。
[0011] 在电路1〇〇的操作中，第一多路复用器105响应于模式选择位(MSB) 120选择扫描数 据输入SI 110或经反相的反馈信号115。第一多路复用器105基于MSB 120以切换模式或扫 描链模式运作。在多个逻辑电路135的诊断期间使用切换模式。扫描链模式用于多个逻辑电 路135的正常操作。第一多路复用器105产生经多路复用的输出，且触发器125从第一多路复 用器105接收经多路复用的输出。触发器125响应于来自第一多路复用器105的经多路复用 的输出及从分频器(DIV) 150接收到的经分频的扫描时钟160在线路130上产生扫描型式。在 一个实施例中，分频器(DIV)150产生被提供到触发器125的可变的经分频扫描时钟。触发器 125响应于所述可变的经分频扫描时钟产生一组扫描型式。表1展示针对MSB 120与分频器 控制信号(DIV控制）165的不同组合所产生的扫描型式的类型。
[0012]表1
[0014] 多个逻辑电路135响应于线路130上所接收到的扫描型式在线路140上产生逻辑输 出。旁通多路复用器142接收线路140上的逻辑输出及扫描数据输入SI 110,且在线路148上 产生扫描输出S0。如果线路140上的扫描输出S0不同于预定义的扫描输出，那么将多个逻辑 电路135识别为有缺陷的。在一个实施例中，由用户定义预定义的扫描输出。在实施例中，选 择预定义的扫描输出以实现电路100的最优性能。当多个逻辑电路135被识别为有缺陷时， 线路148上的扫描输出S0等于扫描数据输入SI 110,且当多个逻辑电路135被识别为无缺陷 时，线路148上的扫描输出S0等于线路140上的逻辑输出。分段旁通输入SB 112中的群控制 输入、行控制输入及列控制输入中的至少一者经配置以在多个逻辑电路135被识别为有缺 陷的情况下被激活以使所述多个逻辑电路135旁通。预定义的扫描输出是基于由多个逻辑 电路135所接收到的扫描型式。在实施例中的一者中，响应于所述组的扫描型式产生一组扫 描输出。将线路130上的扫描型式提供到反相器145。反相器145的输出为经反相的反馈信号 115,提供反馈信号115作为到第一多路复用器105的反馈。
[0015] 图2是根据实施例的用于诊断多个逻辑电路的扫描链架构200的示意图。扫描链架 构200包含多个分段20认1、20认2、2014120181、20182及2018叱分段20认1、20认2、201六~是 链1的部分，而分段201B1、201B2及201BN是链2的部分。在实施例中的一者中，扫描链架构 200包含多个链。分段201AN及201BN是相应链中的第N个分段，其中N为大于或等于1的整数。 多个分段中的每一分段包含第一多路复用器、触发器、反相器、多个逻辑电路及旁通多路复 用器。举例来说，分段201A1包含第一多路复用器205A1、触发器225A1、被布置于扫描链中的 多个逻辑电路235A1、旁通多路复用器242A1及反相器245A1。类似地，分段201AN包含第一多 路复用器205AN、触发器225AN、被布置于扫描链中的多个逻辑电路235AN、旁通多路复用器 242AN及反相器245AN。为了简单起见，详细解释分段201A1。在连接及操作中，分段201A1与 其它分段类似。第一多路复用器205A1接收扫描数据输入SI 210及经反相的反馈信号 215A1。在一个实施例中，由分段201A1所接收到的扫描数据输入不同于由分段201B1所接收 到的扫描数据输入。在第一多路复用器205A1处从数据寄存器250接收模式选择位220。应注 意，第一多路复用器20542、2054120581、20582及2058财妾收在数据寄存器250中预定义的 模式选择位220。在实施例中的一者中，针对第一多路复用器205A2、205AN、205B1、205B2& 205BN定义模式选择位的不同值。由触发器225A1接收第一多路复用器205A1的输出。触发器 225A1在线路230A1上产生扫描型式。多个逻辑电路235A1响应于线路230A1上所接收到的扫 描型式在线路240A1上产生逻辑输出。多个逻辑电路235A1连接于扫描链中。在实施例中的 一者中，多个逻辑电路235A1为所属领域中已知的任何时序电路，例如触发器。反相器245A1 响应于线路230A1上的扫描型式产生经反相的反馈信号215A1。旁通多路复用器242A1耦合 到多个逻辑电路235A1，且接收线路240A1上的逻辑输出。旁通多路复用器242A1还接收扫描 数据输入SI 210。旁通多路复用器242A1还从数据寄存器250接收分段旁通输入SB 212。应 注意，旁通多路复用器24242、2424124281、24282及2428财妾收在数据寄存器250中预定义 的分段旁通输入SB 212。在实施例中的一者中，针对旁通多路复用器242A2、242AN、242B1、 242B2及242BN定义分段旁通输入SB 212的不同值。分段旁通输入SB 212包含群控制输入 (GC)、行控制输入(RC)及列控制输入(CC)中的至少一者。旁通多路复用器242A1响应于线路 240A1上的逻辑输出、扫描数据输入SI 210及分段旁通输入SB 212产生扫描输出SO。将一个 分段的扫描输出SO接收为多个分段中的下一分段的扫描数据输入SI。举例来说，分段201A1 的扫描输出SO是下一分段201A2的扫描数据输入SI。第N个分段201AN及201BN产生扫描输出 SO 248。在一个实施例中，每一链中的第N个分段产生不同的扫描输出SO。触发器225A1接收 经分频的扫描时钟260。在一个实施例中，触发器225A1接收可变的经分频扫描时钟。多个分 段中的分段中的至少一者包含分频器（图2中未展示），其经配置以响应于从数据寄存器250 接收到的扫描时钟255产生经分频的扫描时钟260。触发器经配置以响应于经分频的扫描时 钟260产生扫描型式。在一个实施例中，分频器为可变的分频器，其响应于从数据寄存器250 所接收到的扫描时钟255产生可变的经分频扫描时钟。触发器响应于所述可变的经分频扫 描时钟产生一组扫描型式。
[0016]参考分段201A1解释扫描链架构200(图2)的操作。在连接及操作上，分段201A1与 其它分段类似。第一多路复用器205A1响应于模式选择位(MSB)220选择扫描数据输入SI 210或经反相的反馈信号215A1。第一多路复用器205A1基于MSB 220以切换模式或扫描链模 式运作。在一个实施例中，使用MSB 220以选择性地使多个第一多路复用器205A2、205AN、 205BU205B2及205BN中的一组第一多路复用器能够以切换模式运作。在多个逻辑电路 235A1的诊断期间使用切换模式。扫描链模式用于多个逻辑电路235A1的正常操作。第一多 路复用器205A1产生经多路复用的输出，且触发器225A1从第一多路复用器205A1接收经多 路复用的输出。触发器225A1响应于来自第一多路复用器205A1的经多路复用的输出及经分 频的扫描时钟260产生扫描型式。在一个实施例中，触发器225A1响应于可变的经分频扫描 时钟产生一组扫描型式。在一个实施例中，给多个分段中的每一分段馈送不同的扫描型式 以在较大的扫描链架构中调试缺陷。多个逻辑电路235A1响应于线路230A1上所接收到的扫 描型式在线路240A1上产生逻辑输出。旁通多路复用器242A1接收线路240A1上的逻辑输出 及扫描数据输入SI 210,且产生扫描输出S0。如果扫描输出S0不同于预定义的扫描输出，那 么将多个逻辑电路235A1识别为有缺陷的。在一个实施例中，由用户定义预定义的扫描输 出。在实施例中，选择预定义的扫描输出以实现扫描链架构200的最优性能。当多个逻辑电 路2 3 5A1被识别为有缺陷时，扫描输出S 0等于扫描数据输入SI 210，且当多个逻辑电路 235A1被识别为无缺陷时，扫描输出SO等于线路240A1上的逻辑输出。分段旁通输入SB 212 中的群控制输入、行控制输入及列控制输入中的至少一者经配置以在多个逻辑电路235A1 被识别为有缺陷的情况下被激活以使所述多个逻辑电路235A1旁通。在实施例中的一者中， 响应于所述组的扫描型式产生一组预定义的扫描输出。在一个实施例中，分段旁通输入SB 212中的群控制输入、行控制输入及列控制输入选择性地使在多个分段201A1、201A2、 201六120181、20182及2018~中被识别为有缺陷的分段旁通。因此，使有缺陷的分段旁通，而 扫描链架构的剩余部分保持工作。
[0017]图3是说明根据实施例的诊断被布置于扫描链中的多个逻辑电路的方法的流程图 300。在步骤301处，由第一多路复用器(例如，图1中的第一多路复用器105)从扫描数据输入 及经反相的反馈信号产生经多路复用的输出。第一多路复用器105响应于模式选择位而选 择扫描数据输入或经反相的反馈信号。第一多路复用器105基于模式选择位120而以切换模 式或扫描链模式运作。在多个逻辑电路的诊断期间使用切换模式。扫描链模式用于多个逻 辑电路的正常操作。在步骤302处，将经多路复用的输出及经分频的扫描时钟馈送到触发器 (例如，触发器125)以产生扫描型式。在步骤303处，反相器(例如，反相器145)接收扫描型式 且产生经反相的反馈信号，所述经反相的反馈信号被作为反馈提供到第一多路复用器105。 在步骤304处，多个逻辑电路响应于扫描型式产生逻辑输出。在步骤305处，在旁通多路复用 器(例如，旁通多路复用器142)中将逻辑输出及扫描数据输入多路复用以产生扫描输出。在 步骤306处，如果扫描输出不同于预定义的扫描输出，那么将多个逻辑电路识别为有缺陷的 且使其旁通。将分段旁通输入提供到旁通多路复用器。分段旁通输入包含群控制输入、行控 制输入及列控制输入中的至少一者。群控制输入、行控制输入及列控制输入中的至少一者 经配置以在多个逻辑电路被识别为有缺陷的情况下被激活以使所述多个逻辑电路旁通。
[0018] 图4是根据实施例的用于产生分段旁通输入SB的电路400的示意图。应注意，电路 400是产生分段旁通输入SB的一种方式，且可以多种方式使用其它电路组件来实施。电路 400包含行控制输入405、群控制输入410及列控制输入415。使用二进制群解码器420以选择 扫描链架构(例如，扫描链架构200)中的多个分段中的一个分段。举例来说，使用二进制群 解码器420以选择多个分段201A1、201A2、201AN、201B1、201B2及201BN(图2中所展示）中的 一个分段。使用二进制行解码器425以选择扫描链架构(例如，扫描链架构200)中的一个链。 使用二级制行解码器425以选择扫描链架构200中的链1或链2中的任一者。由"或"门430接 收行控制输入405及二级制行解码器425的输出。由"或"门435接收群控制输入410及二级制 群解码器420的输出。"与"门440接收"或"门430的输出、"或"门435的输出及列控制输入 415。"与"门440的输出为分段旁通输入SB 412,将分段旁通输入SB 412提供到旁通多路复 用器(例如，旁通多路复用器142(图1))。如果多个逻辑电路被识别为有缺陷的，那么旁通多 路复用器使分段旁通。举例来说，在扫描链架构200中，如果多个逻辑电路235B1被识别为有 缺陷的，那么使分段201B1旁通。
[0019] 在所描述的实施例中，修改为可能的，且在权利要求书的范围内，其它实施例为可 能的。
【主权项】
1. 一种电路，其包括： 第一多路复用器，其经配置以接收扫描数据输入； 触发器，其耦合到所述第一多路复用器的输出，其经配置以产生扫描型式； 反相器，其经配置以响应于所述扫描型式产生经反相的反馈信号，其中将所述经反相 的反馈信号提供到所述第一多路复用器； 多个逻辑电路，其连接于扫描链中且经配置以响应于所述扫描型式产生逻辑输出；及 旁通多路复用器，其耦合到所述多个逻辑电路，所述旁通多路复用器经配置以响应于 所述逻辑输出、所述扫描数据输入及分段旁通输入产生扫描输出。2. 根据权利要求1所述的电路，其进一步包括:分频器，其经配置以响应于扫描时钟产 生经分频的扫描时钟，其中所述触发器经配置以响应于所述经分频的扫描时钟产生所述扫 描型式。3. 根据权利要求2所述的电路，其中所述分频器是可变分频器，其经配置以响应于所述 扫描时钟产生可变的经分频扫描时钟，其中所述触发器经配置以响应于所述可变的经分频 扫描时钟产生一组扫描型式。4. 根据权利要求1所述的电路，其中所述分段旁通输入包含群控制输入、行控制输入及 列控制输入中的至少一者。5. 根据权利要求1所述的电路，其中在所述扫描输出不同于预定义的扫描输出时，响应 于所述扫描输出将所述多个逻辑电路识别为有缺陷的。6. 根据权利要求1所述的电路，其中所述群控制输入、所述行控制输入及所述列控制输 入中的至少一者经配置以在所述多个逻辑电路响应于所述扫描输出被识别为有缺陷的情 况下被激活以使所述多个逻辑电路旁通。7. 根据权利要求1所述的电路，其中当所述多个逻辑电路被识别为有缺陷时，所述扫描 输出等于所述扫描数据输入，且当所述多个逻辑电路被识别为无缺陷时，所述扫描输出等 于所述逻辑输出。8. 根据权利要求1所述的电路，其中所述第一多路复用器经配置以接收模式选择位以 在切换模式与扫描链模式之间做出选择。9. 一种扫描链架构，其包括： 多个分段，每一分段包含连接于扫描链中的多个逻辑电路，所述分段中的至少一者包 含:第一多路复用器，其经配置以接收扫描数据输入;触发器，其耦合到所述第一多路复用 器的输出，其经配置以产生扫描型式;反相器，其经配置以响应于所述扫描型式产生经反相 的反馈信号，其中将所述经反相的反馈信号提供到所述第一多路复用器;多个逻辑电路，其 连接于扫描链中且经配置以响应于所述扫描型式产生逻辑输出；及旁通多路复用器，其耦 合到所述多个逻辑电路，所述旁通多路复用器经配置以响应于所述逻辑输出、所述扫描数 据输入及分段旁通输入产生扫描输出。10. 根据权利要求9所述的扫描链架构，其中接收一个分段的所述扫描输出作为所述多 个分段中的下一分段的所述扫描数据输入。11. 根据权利要求9所述的扫描链架构，其进一步包括:数据寄存器，其经配置以产生对 应于所述多个分段中的每一分段的所述分段旁通输入、扫描时钟及模式选择位。12. 根据权利要求9所述的扫描链架构，其中所述分段旁通输入包含群控制输入、行控 制输入及列控制输入中的至少一者。13. 根据权利要求12所述的扫描链架构，其中响应于分段的所述扫描输出，如果所述分 段的所述扫描输出不同于预定义的扫描输出，那么激活所述群控制输入、所述行控制输入 及所述列控制输入中的至少一者以选择性地使所述多个分段中的所述分段旁通。14. 根据权利要求9所述的扫描链架构，其中所述第一多路复用器经配置以接收所述模 式选择位以在切换模式与扫描链模式之间做出选择。15. 根据权利要求9所述的扫描链架构，其中所述分段中的至少一者包含:分频器，其经 配置以响应于所述扫描时钟产生经分频的扫描时钟，且其中所述触发器经配置以响应于所 述经分频的扫描时钟产生所述扫描型式。16. 根据权利要求15所述的扫描链架构，其中所述分频器是可变分频器，其经配置以响 应于所述扫描时钟产生可变的经分频扫描时钟，其中所述触发器经配置以响应于所述可变 的经分频扫描时钟产生一组扫描型式。17. -种方法，其包括： 使扫描数据输入及经反相的反馈信号多路复用以产生经多路复用的输出； 从所述经多路复用的输出及经分频的扫描时钟产生扫描型式，其中从所述扫描型式产 生所述经反相的反馈信号； 将所述扫描型式提供到布置于扫描链中的多个逻辑电路，其中所述多个逻辑电路经配 置以产生逻辑输出； 使所述逻辑输出及所述扫描数据输入多路复用以产生扫描输出；及 在所述扫描输出不同于预定义的扫描输出的情况下，使所述多个逻辑电路旁通。18. 根据权利要求17所述的方法，其进一步包括从扫描时钟产生所述经分频的扫描时 钟。19. 根据权利要求17所述的方法，其中使所述逻辑输出及所述扫描数据输入多路复用 包含:在所述多个逻辑电路被识别为有缺陷时，所述扫描输出等于所述扫描数据输入;且在 所述多个逻辑电路被识别为无缺陷时，所述扫描输出等于所述逻辑输出。20. 根据权利要求17所述的方法，其进一步包括:触发器，其经配置以响应于所述经多 路复用的输出及所述经分频的扫描时钟产生所述扫描型式。
【文档编号】H03K19/00GK106030321SQ201580009976
【公开日】2016年10月12日
【申请日】2015年1月28日
【发明人】拉杰什·库马尔·米塔尔, 查尔斯·库里安, 苏曼斯·雷迪·波杜图尔
【申请人】德州仪器公司