一种用于分布式智能测试平台的同步标准源的制作方法
【技术领域】
[0001]本实用新型涉及一种用于分布式智能测试平台的同步标准源，属电力系统智能变电站测试技术领域。
【背景技术】
[0002]随着智能电网推广建设，电子式互感器、合并单元、网络交换机等新型设备被引入变电站。智能变电站整个一次、二次系统的实现方式和应用方式也发生了较大的变化。传统以电缆为媒介传输电气信号的方式，被光纤数字化方式所取代。信息也不再是单一的点对点通信方式，可通过构建新型的通信网络加以传播。同时，智能变电站中单个设备与其他设备之间的关联性也更加紧密，部分新型保护装置需要依据多设备的输出信息进行判断。这些复杂的信息组织关系如何检验，是智能变电站投运前的检测工作必须解决的问题。
[0003]过去，智能变电站二次系统的测试方法主要针对单体设备的功能检验问题，未能将合并单元、网络交换机等智能组件的采样同步性及延时纳入被检范围，从而失去了校验保护装置的整体一致性以及信息的组织、分配关系功能。目前运行的智能变电站，也往往通过装置自身的同步性能调整输入、输出，只能说明设备在被检时刻的准确度，不具备长期判断能力。因此为了保证过程中的采样同步以及被检设备在出现任何问题时做到实时掌控和决策，通过建立基于GPS时钟系统的在线标准源控制输出，以满足到对二次系统整体试验的目的。将过去的调试方法逐渐从异步试验转变成整体同步试验，这是调试二次系统的一个发展趋势。
【发明内容】
[0004]本实用新型的目的是，针对目前变电站分布式智能测试系统中存在的问题，提供一种用于分布式智能测试平台的同步标准源。它能够负责变电站分布式智能测试平台主机的时钟信号接收和解析计算，并通过光纤网络和被测子机进行实时同步输出以开展各种测试，同步标准源为测试平台提供数据交互传输媒介，满足现场测试对系统注入数据的时钟同步和精度的严格要求。
[0005]实现本实用新型的技术方案是，建立一种用于分布式智能测试平台的同步标准源，该同步标准源包含CPU模块、时钟调度模块、GPS对时模块、PLL同步模块、主控单元以及12路标准源输出，所述CPU模块、GPS对时模块、PLL同步模块及主控单元分别与时钟调度模块互联，GPS对时模块与PLL同步模块互联，主控单元采用FPGA+DSP模式，12路标准源输出直接与主控单元相联。
[0006]本实用新型同步标准源的CPU模块负责指令派遣和可视化图形界面处理，选用AMD80188ER系列CPU模块，内置512K字节的SRAM512K A盘、256字节的片内存储器，具有2个三线制RS232总线通讯接口、I个九线制RS232总线通讯接口、双16位数据指针的可多次编程快速微处理器。
[0007]本实用新型同步标准源的时钟调度模块负责时钟信号对比解析和为传输网络提供TCP/IP协议层中的物理层，采用CycloneII系列EP2C20Q240I8处理器，支持在线JTAG调试口和2个RS232扩展口，配置PHY芯片DM9161协议物理层。
[0008]本实用新型同步标准源的GPS对时模块负责接收GPS信号并解析出PPS秒脉冲，同时支持IRIG-B码时钟同步和网络对时，提供2路RS232、RS485串口输出，4路IPPS信号。
[0009]本实用新型同步标准源的PLL同步模块负责外部时钟信号倍频处理，并将倍频处理后的信号送给其他模块使用，采用ALtera的ALTPLL_RECONFIG系列宏模块，内部提供频率自适应可重配置软核。
[0010]本实用新型同步标准源的主控单元采用FPGA+DSP模式，FPGA模块负责从时钟对时和数据交互，DSP模块负责计算和误差修正，采用8MB的SDRAM增强型储存控制器，提供多功能 PCI Express Gen2 并支持 2400MIPS。
[0011]本实用新型同步标准源的12路标准源输出是模拟4路电压和8路电流的标准源输出，最高电压125V，最大电流40A，内置3路小信号弱模信号输出。
[0012]本实用新型一种用于分布式智能测试平台的同步标准源的工作原理是:
[0013]开启工作电源后，CPU模块先通过GPS对时模块与同步时钟信号建立连接，同时开启PLL倍频调试模式，并与子机主控单元建立连接以完成FPGA模块的初始化控制；由PLL模块完成GPS模块信号的倍频处理，输出同步信号至时钟调度模块，由时钟调度模块完成解析产生同步报文；CPU模块发送的故障状态指令连同时间戳送至主控单元；主控单元内DSP模块按照故障状态指令要求自动校准输出零漂和幅值，并由FPGA模块调制12路标准源输出所需的信号。
[0014]本实用新型的有益效果是，同步标准源对保障各个子机之间的数据通道输出具有很好的同步协调功能，协调机制同样适用于智能变电站验收平台、在线监测平台和电网故障分析平台；主控单元根据带时间戳的故障状态指令来改变各个子机的12标准源输出参数，无需人工干预，能够保证数据输出的稳定、精确性，进一步满足了智能变电站整体多间隔智能设备联合测试功能。
【附图说明】
[0015]图1为本实用新型用于分布式智能测试平台的同步标准源的结构框图；
[0016]图2为12路标准源输出中的恒流源电路原理图。
【具体实施方式】
[0017]下面结合附图对本实用新型所述的一种用于分布式智能测试平台的同步标准源进行详细的说明。
[0018]本实用新型的整体结构框图如图1所示，同步标准源包含CPU模块、时钟调度模块、GPS对时模块、PLL同步模块、主控单元以及12路标准源输出，所述CPU模块、GPS对时模块、PLL同步模块及主控单元分别与时钟调度模块相连，GPS对时模块与PLL同步模块互联，主控单元采用FPGA+DSP模式，12路标准源输出直接与主控单元互联。
[0019]CPU模块负责指令派遣和可视化图形界面处理，选用AMD80188ER系列CPU模块，内置512K字节的SRAM512K A盘、256字节的片内存储器，具有2个三线制RS232总线通讯接口、I个九线制RS232总线通讯接口、双16位数据指针的可多次编程快速微处理器。
[0020]时钟调度模块负责时钟信号对比解析和为传输网络提供TCP/IP协议层中的物理层，采用CycloneII系列EP2C20Q240I8处理器，支持在线JTAG调试口和2个RS232扩展口，配置PHY芯片DM9161协议物理层。
[0021]GPS对时模块负责接收GPS信号并解析出PPS秒脉冲，同时支持IRIG-B码时钟同步和网络对时，提供2路RS232、RS485串口输出，4路IPPS信号。
[0022]PLL同步模块负责外部时钟信号倍频处理，并将倍频处理后的信号送给其他模块使用，采用ALtera的ALTPLL_RECONFIG系列宏模块，内部提供频率自适应可重配置软核。
[0023]主控单元采用FPGA+DSP模式，FPGA模块负责从时钟对时和数据交互，DSP模块负责计算和误差修正，采用8MB的SDRAM增强型储存控制器，提供多功能PCI Express Gen2并支持2400MIPS。
[0024]12路标准源输出是模拟4路电压和8路电流的标准源输出，最高电压125V，最大电流40A，内置3路小信号弱模信号输出。
[0025]12路标准源输出中的恒流源电路原理图，如图2所示，采用三端固定输出集成稳压器CW7805组成恒流源电路，集成稳压器处于悬浮状态，接在CW7805和公共端之间的电阻R = R1+R2决定了输出电流I。，电阻Rl (O?10K/2.5W)选用可变电阻器，R2(lK/0.25W)小电阻用于防止可变电阻器调到零时造成集成稳压器输出端短路，同时应保证Rl调到零时集成稳压器输出电流小于其允许最大输出电流值，即
【主权项】
1.一种用于分布式智能测试平台的同步标准源，其特征在于，所述同步标准源包含CPU模块、时钟调度模块、GPS对时模块、PLL同步模块、主控单元以及12路标准源输出；所述CPU模块、GPS对时模块、PLL同步模块及主控单元分别与时钟调度模块互联；GPS对时模块与PLL同步模块互联；主控单元采用FPGA+DSP模式；12路标准源输出直接与主控单元互联。
2.根据权利要求1所述的一种用于分布式智能测试平台的同步标准源，其特征在于，所述CPU模块选用AMD80188ER系列CPU模块，内置512K字节的SRAM512K A盘、256字节的片内存储器，具有2个三线制RS232总线通讯接口、I个九线制RS232总线通讯接口、双16位数据指针的微处理器。
3.根据权利要求1所述的一种用于分布式智能测试平台的同步标准源，其特征在于，所述时钟调度模块采用EP2C20Q240I8处理器，支持在线JTAG调试口和2个RS232扩展口，配置PHY芯片DM9161协议物理层。
4.根据权利要求1所述的一种用于分布式智能测试平台的同步标准源，其特征在于，所述GPS对时模块提供2路RS232、RS485串口输出，4路IPPS信号。
5.根据权利要求1所述的一种用于分布式智能测试平台的同步标准源，其特征在于，所述PLL同步模块采用ALtera的ALTPLL_RECONFIG系列宏模块，内部提供频率自适应可重配置软核。
6.根据权利要求1所述的一种用于分布式智能测试平台的同步标准源，其特征在于，所述主控单元采用FPGA+DSP模式。
7.根据权利要求1所述的一种用于分布式智能测试平台的同步标准源，其特征在于，所述12路标准源输出是模拟4路电压和8路电流的标准源输出，最高电压125V，最大电流40A，内置3路小信号弱模信号输出。
【专利摘要】一种用于分布式智能测试平台的同步标准源，由CPU模块、时钟调度模块、GPS对时模块、PLL同步模块、主控单元以及12路标准源输出组成，所述CPU模块、GPS对时模块、PLL同步模块及主控单元分别与时钟调度模块相连，GPS对时模块与PLL同步模块互联，主控单元采用FPGA+DSP模式，12路标准源输出直接与主控单元相联。本实用新型负责变电站分布式智能测试平台主机的时钟信号接收和解析计算，并通过光纤网络和被测子机进行实时同步输出以开展各种测试，同步标准源为测试平台提供数据交互传输媒介，满足现场测试对系统注入数据的时钟同步和精度的严格要求。
【IPC分类】G01R1-28
【公开号】CN204330836
【申请号】CN201420543229
【发明人】王冠南, 熊华强, 王治, 崔斌, 张妍, 万勇, 桂小智
【申请人】国家电网公司, 国网江西省电力科学研究院
【公开日】2015年5月13日
【申请日】2015年1月19日