一种基于多核dsp的三维成像声纳并行数据处理系统的制作方法
【专利摘要】本实用新型公开了一种基于多核DSP的三维成像声纳并行数据处理系统，其包括用于三维成像声纳距离向的原始数据采集及传输、接收多核DSP处理器的控制命令参数的FPGA 采集控制单元，用于向FPGA采集控制单元发送所述的控制命令参数、接收FPGA 采集控制单元输出的原始数据并进行并行波束形成运算处理的多核DSP 处理器，实现PC机与多核DSP处理器之间的命令参数及成像数据交互的网络交换机，用于实现两个或多个多核DSP处理器之间数据交互的链接器接口以及电源模块。该系统解决了三维成像声纳波束形成计算过程中运算量大、实时性差的难点，从而能够提高大规模并行波束形成运算效率，提高实时性。
【专利说明】
一种基于多核DSP的三维成像声纳并行数据处理系统
技术领域
[0001 ]本实用新型涉及DSP技术、声纳技术领域，特别涉及一种基于多核DSP的三维成像声纳并行数据处理系统。
【背景技术】
[0002]随着海洋探测技术不断发展，为了满足水下地貌侦查、水下障碍物及目标探测、水下作战、工程勘察及民用领域物体打捞等要求，高分辨的三维成像声纳起到了至关重要的作用。但是，由于三维成像声纳在进行波束形成时需要处理的数据量很大，实时性就显得尤为重要。为了解决实时性问题，需对三维成像声纳数据进行并行处理。
[0003]目前，数据处理芯片处理速度飞速发展，其中以TI(德州仪器)公司生产的8核TMS320c6678最为典型。该多核DSP处理芯片主频为1.25GHz，而且每个核的定点处理速度甚至达到40GMAC，浮点运算速度为20GFL0P，能够实现数据的并行处理。另外，该款DSP处理芯片还包含多个高速通讯接口及Debug接口，如DDR3、Rapid I/0、UART等。
[0004]另外，当前国外三维成像声纳以EchoScope系列及Eclipse多波束声纳最为典型，两款产品主要是通过FPGA实现的，但是使用多核DSP对三维声纳成像进行数据实时处理的方法尚未发现。另外，国内在三维成像声纳方面的研究起步较晚，多数还是基于线列阵或针对阵元数较少的面阵进行研究，但能够同时满足针对远场及近场目标的大量数据进行基于多核DSP并行波束形成数据处理并没有一个较好的实用的处理方案。
【发明内容】
[0005]鉴于上述现有技术的不足，本实用新型提供了一种基于多核DSP的三维成像声纳并行数据处理系统，该系统的技术方案能够解决三维成像声纳波束形成计算过程中运算量大、实时性差的难点，从而能够提高大规模并行波束形成运算效率，提高实时性。
[0006]本实用新型提供的基于多核DSP的三维成像声纳并行数据处理系统包括FPGA采集控制单元、多核DSP处理器、电源模块、网络交换机以及链接器接口，其中:
[0007]FPGA采集控制单元，主要用于完成三维成像声纳距离向的原始数据采集及传输，接收多核DSP处理器的控制命令参数，控制所述处理系统中每个模块的电源上电顺序；
[0008]多核DSP处理器，用于向FPGA采集控制单元发送所述的控制命令参数，接收所述FPGA采集控制单元输出的所述原始数据并进行并行波束形成运算处理，通过网络交换机接收PC机的命令参数并将成像数据上传至PC机，通过定时器获取当前成像数据上传至PC机的时间，通过加载FLASH实现程序的读写；
[0009]电源模块，为整个系统提供所需的电源；
[0010]网络交换机，用于实现PC机与多核DSP处理器之间的命令参数及成像数据的交互；
[0011]链接器接口，用于在所述系统具有两个及两个以上多核DSP处理器时，实现两个或多个多核DSP处理器之间的数据交互。
[0012]本实用新型提供的基于多核DSP的三维成像声纳并行数据处理系统的特征还在于:所述系统还包括姿态传感器及温度传感器，其中:
[0013]所述姿态传感器:接收DSP多核处理器的控制命令参数，然后获取所述系统的当前水下姿态信息并输送至所述的DSP多核处理器；
[0014]所述温度传感器:接收DSP多核处理器的控制命令参数，用于获取所述系统的当前温度参数并输送至所述的DSP多核处理器；
[0015]多核DSP处理器:向FPGA采集控制单元、姿态传感器及温度传感器发送控制命令参数，获取所述FPGA采集控制单元的原始数据、姿态传感器以及温度传感器数据等，然后对所述FPGA采集控制单元获取的原始数据进行并行波束形成运算处理，通过网络交换机接收PC机的命令参数，并将成像数据上传至PC机，通过定时器获取当前成像数据上传至PC机的时间。
[0016]所述多核DSP处理器设有调试接口，用以实现软件的调试。
[0017]所述多核DSP处理器代码的固化及启动通过加载FLASH实现。
[0018]所述多核DSP处理器并行波束形成运算过程中数据的存储通过外部存储器完成。
【附图说明】
[0019]图1是本实用新型实施例并行数据处理系统结构框图；
[0020]图2是图1所示系统的工作过程示意。
【具体实施方式】
[0021]为使公众进一步了解本实用新型所采用之技术、手段及其有益效果，特举实施例并配合附图详细说明如下，相信当可由之得以深入而具体的了解。
[0022]图1是本实用新型并行数据处理系统实施例结构框图，该系统包括:FPGA采集控制单元、多核DSP处理器I和多核DSP处理器2、电源模块、网络交换机、链接器接口，以及定时器、外部存储器、串口及调试接口等。FPGA采集控制单元中的FPGA芯片选取LATTI CE系列的LFE3-35EA-FN484芯片，该单元主要实现三种功能，一是采集、传输三维成像声纳距离向的原始数据，二是接收多核DSP处理器I和多核DSP处理器2的控制命令参数，三是控制系统每个模块的电源上电顺序，为多核DSP处理器I和多核DSP处理器2提供对应的核电压。此外，FPGA在采集原始数据过程中，需对原始信号进行带通放大滤波处理，其中带通滤波芯片选择AD8656，运放芯片选择AD7276和AD5450。
[0023]电源模块为整个系统提供所需的电源。
[0024]链接器接口，用于实现多核DSP处理器I和多核DSP处理器2之间的数据交互。
[0025]根据需要处理的数据量的大小，可以选择系统中多核DSP处理器的数量，本实施例中采用了多核DSP处理器I和多核处理器2两个多核DSP处理器。多核DSP处理器I和多核DSP处理器2，用于向FPGA采集控制单元发送控制命令参数，接收所述FPGA采集控制单元输出的所述原始数据并对该原始数据进行并行波束形成运算处理，通过网络交换机接收PC机的命令参数并将成像数据上传至PC机，通过定时器获取当前成像数据上传至PC机的时间，通过加载FLASH实现程序的读写。
[0026]为了获取本实用新型所述系统所处的水下三维空间的姿态信息以及温度参数，本实施例系统好设置了姿态传感器和温度传感器。该温度传感器接收该DSP多核处理器的控制命令参数，用于获取所述系统的当前温度参数并输送至所述的DSP多核处理器。该姿态传感器接收该DSP多核处理器的控制命令参数，用于获取所述系统在水下三维空间的当前姿态信息并发送至所述的DSP多核处理器。这种结构下，由多核DSP处理器I向温度传感器发送控制命令参数并接收温度传感器的温度参数，由多核DSP处理器2向姿态传感器发送控制命令参数并接收姿态传感器的姿态参数，通过网络交换机接收PC机的命令参数并将成像数据上传至PC机，通过定时器获取当前成像数据上传至PC机的时间，通过加载FLASH实现程序的读写。另外，本实施例中的多核DSP处理器I和多核DSP处理器2之间的共享数据的交互通过链接器接口实现，多核DSP处理器I和多核DSP处理器2设置的调试接口主要是实现软件的调试，通用1 口主要实现对DSP当前状态(通过指示灯判别)的检测。
[0027]网络交换机实现PC机与多核DSP处理器I和多核DSP处理器2之间的命令参数及成像数据的交互。
[0028]多核处理器I和多核DSP处理器2的代码的固化及启动通过加载FLASH实现。其中，FLASH选择型号为N25Q128A21BSF40F的128M-bit的NOR FLASH。并行波束形成运算过程中数据的存储则通过外部存储器DDR3完成。
[0029]本实施例数据处理系统工作过程如图2所示，其中多核DSP处理器I和多核DSP处理器2选择TMS320C6678，该款多核DSP具备8个1.25GHz的内核，数据处理系统工作过程包括以下几个步骤:
[0030]I)回波数据通过Rapid I/O交换数据池被均分成两份并分别传至多核DSP处理器I中的核8和多核处理器2中的核16指定的DDR3内存块中；
[0031]2)多核DSP处理器I和多核DSP处理器2中的核2?核7和核10?核15分别从上述步骤I)中对应的DDR3存储区获取回波数据，且每个核的回波数据是均等的；
[0032]3)先对上述步骤2)中的每个核中的数据进行一级子阵并行波束形成算法处理，SP先对列数据作FFT处理，然后对行数据做FFT处理，同时从MSMC(多核共享缓冲存储区)中获得补偿因子进行相移补偿处理，此时，获得一级子阵波束形成结果;对一级子阵波束形成结果进行抽取形成二级虚拟子阵，然后再对该虚拟子阵的数据进行二级子阵波束形成处理，即先对列数据作FFT处理，然后对行数据作FFT处理，同时从MSMC(多核共享缓冲存储区)中获得补偿因子进行相移补偿处理，接着对二级波束形成之后的数据进行取模、峰值滤波处理，最终获得按照时间先后对其排列的二维波束形成结果；
[0033]4)将上述步骤3)中的最终输出结果分别发送到核I和核9中进行组包处理，然后将组包完的数据通过千兆以太网交换输出到上位机进行三维成像效果显示。
[0034]本实用新型提供的基于多核DSP的三维成像声纳并行数据处理系统，可在TI公司开发的CCSV5.3软件开发平台下实现。首先，多核DSP处理器I和多核DSP处理器2接收FPGA采集控制单元采集到的原始数据，然后，该原始数据经过一级和二级子阵波束形成后每个距离向的成像数据最终获得的波束个数为?*0，(其中，本实施例中？=0=128)，接着，各个不同距离向的成像数据则通过网络交换机上传至PC机进行三维成像场景重现。另外，本实施例中接收平面阵的阵元总数为2304个。
[0035]最后应说明的是:以上实施例仅用以说明本实用新型的构思，并非限制本实用新型。尽管参照前述实例对本实用新型进行了详细的说明，但是本领域的技术人员应当明白，凡是对本实用新型描述的实施例的技术方案进行修改，或者是对其中部分技术特征进行等同替换，都不脱离本实用新型的构思和原则，其均应当涵盖在本实用新型的保护范围之内。
【主权项】
1.一种基于多核DSP的三维成像声纳并行数据处理系统，其特征在于:所述系统包括FPGA采集控制单元、多核DSP处理器、电源模块、网络交换机以及链接器接口，其中: FPGA采集控制单元，主要用于完成三维成像声纳距离向的原始数据采集及传输，接收多核DSP处理器的控制命令参数，控制所述处理系统中每个模块的电源上电顺序； 多核DSP处理器； 电源模块，为整个系统提供所需的电源； 网络交换机，用于实现PC机与多核DSP处理器之间的命令参数及成像数据的交互； 链接器接口，用于在所述系统具有两个及两个以上多核DSP处理器时，实现两个或多个多核DSP处理器之间的数据交互。2.根据权利要求1所述的基于多核DSP的三维成像声纳并行数据处理系统，其特征在于:所述系统还包括姿态传感器及温度传感器，其中: 所述姿态传感器:接收DSP多核处理器的控制命令参数，然后获取所述系统的当前水下姿态信息并输送至所述的DSP多核处理器； 所述温度传感器:接收DSP多核处理器的控制命令参数，用于获取所述系统的当前温度参数并输送至所述的DSP多核处理器。3.根据权利要求1所述的基于多核DSP的三维成像声纳并行数据处理系统，其特征在于:所述多核DSP处理器设有调试接口，用以实现软件的调试。
【文档编号】G01S15/89GK205562797SQ201521123188
【公开日】2016年9月7日
【申请日】2015年12月31日
【发明人】陈飞虎, 黄勇, 陈苏广, 赵兴奋, 黄海宁
【申请人】苏州桑泰海洋仪器研发有限责任公司