专利名称:自动打铃钟的制作方法
本发明属于一种时间程序控制打铃钟，主要用于学校、机关、厂矿等集体单位按规定时间进行自动打铃装置。
当前所用的时间程序控制装置，有机械凸轮式和电子程序码板式。其缺点是凸轮式靠改变凸轮的相对位置来改变所要控制的时间，误差较大，码板式靠改变码板上的螺钉的位置来控制打铃时间，由于连线较多，限制了控制点数目的扩充。改变控制点操作麻烦，易出差错。
本发明的目的是研制一种对打铃时间编程操作非常方便、容纳打铃时间次数多、工作准确、可靠的程序控制装置。
图1是自动打铃钟的整机外形示意图。
1为时间显示屏，2为编程运行开关K4，3为快校按钮K1、4为慢校按钮K2，5为打铃控制点存储按钮K3，6为结束信号设置按钮K5，7为手动打铃按钮K6，8为电源引线，9为自动打铃停止开关K7，10为保险丝Bx。
图2是自动打铃钟框图；图3是自动打铃钟电路原理图；图4是图3中的数字钟部分电路原理图；图5是图3中的存储器、比较电路部分的电路原理图；图6是图3中的电源和报警延时部分的电路原理图。
本发明自动打铃钟是由时钟、存储器、比较电路、控制电路、报警和电源电路组成。
时钟是采用市场上销售的数字钟，由集成电路IC1(ICM7051)、IC2(TMS1943)、石英晶体JT、共阴极数字屏和阻容元件组成，IC2内部有计数、译码电路。晶体固有频率为3932160Hz信号，经IC1分频，输出60Hz方波信号送给IC2，其输出是时间的七段译码，直接驱动共阴极数字屏，快校、慢校用于校对时间，共源或暗无电压时数字屏不显示。存储器由IC5和IC6两个CMOS型静态存储器(HM6116P－3)组成。每个存储器容量为2K×8位。共组成2K×16位。每个存储器有A0－A1011个地址端，有D0－D78个数据端共16个数据端。写入存储器不是二进制编码，而是显示时间的七段译码信号。表示小时和分共用四个数码管和两个点AM、PM。数码管显示的数字是用a、b、c、d、e、f、g七段组成，可表示0－9十个不同的数字，小时十位只有b、c二段，把b、c二段连在一起，并接IC2的bc输出端，取它就能区别是“1”还是不亮两种状态。数字钟分的十位为0－5六个数字，用d、e、f段即可表示(见表一)，而小时个位和分的个位一样均有0－9十个数字，用abefg五段即可表示(见表二)，PM端控制的点亮表示下午，不亮表示上午(此时AM点亮)，所以选用PM就能区别上、下午。
采用上述方法，可节省存储器位数。IC2输出高电平电压为2伏，为满足存储器和比较器高电平电压为4伏左右的要求，在IC2输出端与共阴极数字屏之间分别接入电阻R5－R28，IC4(CC4040)十二位二进制计数器，是存储器的地址码计数器，有Q0－Q1112个输出端，打铃次数最多选用64次，所以只用Q0－Q5输出端，一个清除端Cr，一个负跳变触发的计数端CP。
比较电路由异或门IC7－IC10－3(CC4030)和多功能门IC11、IC12(CC4048)构成的16输入或非门所组成。当时钟显示时间与存储器读出的时间相同时，比较器的IC7－IC10－3的15个异或门输出均为“0”IC6的D7端也为“0”，则或非门输出“1”，驱动IC13－1、IC13－2(CC4011)、R56、R57、C4构成的宽脉冲触发单稳态触发器。IC13－3输出高电平，三极管BG导通，继电器J吸合，电铃DL发出声响。
控制器电路包括由IC3－1、IC3－2构成的R－S触发器、由IC3－4、R35、C3构成的多谐振荡器以及由IC13－1、IC13－2、R56、C4构成的单稳触发器等。
本装置采用交、直流电源，市电经变压器B变成15伏，再经D3、D4整流C5滤波后，送往稳压集成电路IC14(X7812)输出V1(12伏)供时钟显示，报警继电器部分，经D5输出V2(11.7伏)送给时钟晶振和时钟计数部分。再经稳压集成块IC15(x7805)输出V3(5伏)供除时钟和存储器以外的电路，再经D4输出V4(4.7伏)为存储器供电，同时经R60对可充电池DC2(3伏)充电，如停电，电源V2由DC1(9伏)供给，电源V4由电池DC2供给，机内正常运行(但显示板不显示，不能自动打铃)，所存打铃时间不变，恢复供电后不用校对表。
工作过程1、将打铃时间编程存入存储器。
开关K4扳向1点为编程，扳向2点为运行，存储器IC5、IC6有
CE、
WE、
OE三个状态控制端，
CE、
WE、
OE对应为0、1、0则是读出。此时数据端呈低阻态。
CE、
WE、
OE对应为0.01则是写入，此时数据端呈高阻态，
CE取自反相器IC3－3的输出端。正常时
CE＝“0”。当停电时，
CE＝“1”，存储器处于低功耗保存状态。在K4－2从触点2扳向1瞬间，清除端Cr为高电平，计数器IC4清“0”，由IC3－1、IC3－2(T4132)构成的R－S触发器输出信号送入计数端CP、调整时钟快慢校，使时钟显示为第一个打铃时间，按K3WE从“1”变为“0”，显示时间的七段译码经R39－R54开始写入存储器，同时IC4的CP端从“0”变成“1”，K3复位后，
WE从“0”变为“1”打铃时间已存入存储器。同时CP端从“1”变为“0”计数一次，地址码加1，为存入下一个时间准备好地址，再校对好第二个打铃时间。再按K3如此下去就存入全部打铃时间。在存完最后一个打铃时间时，K3复位后地址又加1，此时按K5，使IC6D7端为“1”，再按K3，K3复位后，K5再复位，即在最后一个打铃时间的地址的下一个地址、IC6的D7端存入一个“1”，即为结束信号，运行时，在全部读出所存时间后即读出“1”，经由异或门IC10－4构成的同相门送IC4的清除端，使计数器清“0”。
2、打铃钟正常工作K4扳向点2，则IC3－4、R35、C3组成的多谐振荡器输出送给计数器IC4的CP端。存储器IC5、IC6读出打铃时间和时钟显示时间同时送比较器，当相同时，比较电路的IC7－IC10－3全部异或门的每两个输入端电平相同输出为“0”，IC6的D7端也为“0”，此时或非门输出为“1”，此信号经IC13－1反相送入IC13－4封锁此门使计数器IC4停止计数，此时IC13－2两输入端全为“1”，输出为“0”、经IC13－3反相为“1”，使BG导通，继电器J吸合，电铃DL响。同时C4经R56、R57放电，当放电到IC13－2的门限电压时，IC13－2输出高电平，BG截止，声响停。当时钟显示变化时，则或非门输出为“0”，计数器IC4继续计数，当全部存入的数都读出一遍后，下一个地址IC6的D7端读出“1”，使IC4清“0”，计数器重新计数，存储器重新读出，为了检查所存打铃时间的方便，快、慢校按钮经电阻R3接V1，并接三极管集电极，在铃声响期间快慢校不起作用。
本打铃钟操作简便，耗电少，成本低，容纳控制点多，应用广泛，稍加改动可对一些设备进行自动控制。
权利要求
1.一种由时钟、存储器、比较电路、控制电路、报警和电源电路组成的自动打铃钟，其特征是a).时钟是数字钟，由集成电路IC1(ICM7051)、IC2(TMS1943)、石英晶体JT、共阴极数字屏和阻容元件组成，IC2内有计数器、译码电路，晶体固有频率为3932160HZ信号，经IC1分频，输出60HZ方波信号送给IC2、其输出是时间的七段译码，直接驱动共阴级数字屏；b).写入存储器的不是二进制编码，而是显示时间的七段译码信号，表示小时和分共用四个数码管，数码管显示的数字是a，b，c，d，e，f，g七段组成，可表示0-9十个不同的数字，小时的十位只有bc二段，把bc二段连在一起，并接IC2的bc输出端，取它能区别是“1”还是不亮两种状态，数字钟分的十位为0-5六个数字，用d.e.f段表示，小时的个位和分的个位一样，均有0-9十个数字，用a.b.e.f.g五段表示；c).时钟显示时间与存储器读出时间的比较采用异或门IC7-IC10-3(CC4030)和多功能门IC11、IC12(CC4048)构成的16输入或非门所组成，当时钟显示时间与存储器读出的时间相同时，比较器的IC7-IC10-3的15个异或门输出均为“O”，IC6的D7端也为“O”，或非门输出“1”，驱动IC13-1、IC13-2(CC4011)、R56、R57、C4构成的宽脉冲触发单稳态触发器，IC13-3输出高电平，三极管BG导通，继电器J吸合，电铃DL发出声响；d).市电经变压器B变成15伏电压，再经二极管D3、D4整流电容C5滤波后，送往稳压集成电路IC14(X7812)、IC15(X7805)稳压，由D7输出V4(4.7伏)为存储器供电，同时经R60对电池DC2(3伏)充电，如市电停，自动接入电池DC2，作为存储器电源。
专利摘要
本实用新型自动打铃钟，由数字钟、存储器、比较电路、报警延时电路和电源组成。存入存储器的是显示时间的七段译码信号，工作时，时钟显示与存储器的时间信号进行比较，相同时，报警延时电路控制打铃。本打铃钟控制点、编程、操作简便，工作可靠，耗能少，成本低，应用广泛。
文档编号G04G15/00GK87203163SQ87203163
公开日1988年10月26日 申请日期1987年4月11日
发明者徐占祥 申请人:徐占祥导出引文BiBTeX, EndNote, RefMan