一种时钟供电电路的制作方法

专利名称：一种时钟供电电路的制作方法
技术领域：
本发明涉及供电电路，尤其涉及一种时钟供电电路。
技术背景现有的时钟供电电路一般都分为电池供电和超级电容供电两种，采用 电池供电的时钟供电电路由于电池充电次数、寿命和高低温环境等的影响， 应用受到一定的限制。目前采用超级电容的时钟供电电路应用得较为广泛。如图1所示的现有时钟电路，它的供电路由二极管D1和超级电容C1组成， 该超级电容C1的容量为O.IF。本发明中的超级电容是指容量为几万微法 拉的大容量电容。当输入电源VCC停电后，时钟芯片U1和晶振Y1还需 继续工作，以维持时钟计数，它们的供电由超级电容Cl来保证。时钟芯 片Ul和晶振Yl组成的时钟电路相当于电容C1的放电阻抗，阻抗特性与 Ul、 Yl、 Rl、 R2有关，从实际测试的放电特性来看，时钟电路的阻抗特 性类似于阻性负载，当输入电压高时，放电电流也大，输入电压低时，放 电电流也相应变小，所以电容放电曲线类似于指数曲线。 上述时钟供电电路存在以下缺点1. 维持供电的时间与电容容量直接相关，由于先采用的电容容量很 大，再加大电容容量将直接影响电容的体积和成本。2. 电容放电曲线为指数类型，能量利用率较低。3. 可以在供电电路与时钟电路间串一限流电阻，但由于其放电曲线类 型是不变的，且电阻存在分压，电容放电电压下限被提高，所以串联限流 电阻只能略微延长一点放电时间，作用有限。4. 由于时钟放电电路放电电流极小，最小为几百纳安培，无法对电容 供电电路进行调压限流等改变电容放电曲线类型的改进措施，因为调压芯 片或基准源自身的耗电远大于时钟电路的耗电。发明内容本发明就是为了克服上述不足，提出一种时钟供电电路，能延长供电时间。为此，本发明的技术方案如下一种时钟供电电路，包括贮能电路、控制电路，所述控制电路连接在 电源与贮能电路之间，所述贮能电路在控制电路的控制下能在电源供电时 储存能量并在电源停止供电时对时钟电路放电，还包括限流模块，所述限 流模块连接在所述贮能电路与时钟电路之间，所述限流模块使贮能电路逐 级放电，使所述时钟电路工作在小电流状态。优选地，所述限流模块包括至少两级限流电路。所述限流模块包括第一晶体管、第二晶体管，所述第一、二晶体管的 集电极分别与贮能电路的正供电端相连，所述第一、二晶体管的射极分别 与时钟电路的第二输入端相连，所述第一晶体管的集电极还与第二晶体管 的基极相连，所述第一晶体管的基极通过第一电阻与贮能电路的正供电端 相连、通过第四电阻与时钟电路的第二输入端相连。所述控制电路包括第一二极管和第二二极管，所述第一、二二极管正 极与电源的正极相连，所述第一二极管负极与贮能电路相连，所述第二二 极管负极与时钟电路的第二输入端相连。所述第一晶体管集电极通过第二电阻与贮能电路的正供电端相连。 所述第二晶体管集电极通过第三电阻与贮能电路的正供电端相连。 所述第二晶体管发射极通过第三电阻与时钟电路的第二输入端相连。 所述限流模块包括第一晶体管、第二晶体管，所述第一、二晶体管的 发射极分别与贮能电路的正供电端相连，所述第一、二晶体管的集电极分 别与时钟电路的第二输入端相连，所述第一晶体管的集电极还与第二晶体 管的基极相连，所述第一晶体管的基极通过第一电阻与贮能电路的正供电 端相连、通过第四电阻与时钟电路的第二输入端相连。所述贮能电路包括超级电容或电池或电感，所述超级电容或电池或电 感连接在第一二极管负极与时钟电路的第一输入端之间。所述限流模块还包括第三晶体管、第四晶体管，所述第三、四晶体管 的集电极分别与贮能电路的正供电端相连，所述第三、四晶体管的射极分 别与时钟电路的第二输入端相连，所述第三晶体管的集电极还与第四晶体管的基极相连，所述第三晶体管的基极通过第五电阻与贮能电路的正供电 端相连、通过第八电阻与时钟电路的第二输入端相连。所述限流模块还包括第三晶体管，所述第三晶体管的集电极通过第七 电阻与贮能电路的正供电端相连，其射极与时钟电路的第二输入端相连， 其基极通过第二电容与时钟电路的第二输入端相连、通过第五电阻与第一 晶体管的集电极相连。所述第一二极管和第二二极管分别接到不同的电源。 与现有技术相比，本发明的有益效果如下本发明的时钟供电电路包括限流模块，该限流模块能在贮能电路放电 时使所述时钟电路工作在小电流状态。这样就相当于使贮能电路工作在低 电压段，从而延长贮能电路的供电时间，即延长了时钟供电电路的供电时间。本发明的时钟供电电路在延长供电时间的同时，不需要采用大容量的 超级电容，极大地减小了超级电容的容量需求，可减小超级电容的尺寸， 方便数字电路的小型化。本发明的时钟供电电路结构简单，成本低廉，有利于商业推广应用。


图1是现有时钟供电电路的示意图； 图2是电容阻性放电曲线图；图3是两级限流放电时的超级电容电压和电流示意图； 图4是本发明具体实施方式
一的示意图；图5是本发明具体实施方式
一和现有的时钟供电电路的仿真比较示意图；图6是图5的仿真结果示意图；图7是本发明具体实施方式
二的示意图 图8是本发明具体实施方式
三的示意图； 图9是本发明具体实施方式
四的示意图； 图IO是本发明具体实施方式
五的示意图； 图11是本发明具体实施方式
六的示意图；图12是本发明具体实施方式
七的示意图。 图13是本发明具体实施方式
八的示意图。
具体实施方式
为了便于下面的描述，下面先对电容阻性放电进行理论分析。如图2 所示，对于同样的电压差AV，高电压段的放电维持时间Atl就远小于低 电压段的放电维持时间At2，其原因就是对应高电压段的放电电流远大于 低电压段的放电电流。根据这个原理，我们设计了一种新型的超级电容供电电路，当外部电 源断电超级电容开始供电时，我们采用限制时钟电路工作电流的方法，让 时钟电路在超级电容供电时一开始就工作在小电流状态，相当于超级电容 一开始就工作在低电压段。本发明所述的小电流状态是指时钟电路的工作 电流小于2微安。当超级电容的电压由于放电逐渐降低，时钟电路的电压 也相应变小，在小于时钟电路门槛电压之前，我们通过设定的开关，将时 钟电路的放电电流放大，超级电容又进入一次低电压段小电流放电状态； 这种放电模式可以采用两级限流，也可以采用三级甚至更多级限流。这样 采用低电流逐级放电方式就大大延长了超级电容的维持时间。对应一种两 级限流放电时的超级电容电压和电流示意图如图3所示。图中的VCR和 ICR分别为时钟电路能正常工作的电压下限值和对应于电压下限值时的电 流下限值。
具体实施方式
--如图4所示， 一种时钟供电电路，包括贮能电路、控制电路和限流模 块。贮能电路包括超级电容C1，用于存贮能量。控制电路包括第一二极管 Dl和第二二极管D2，所述第一二极管Dl正极与电源Vcc的正极相连， 所述第一二极管D1负极与超级电容C1的正极相连，所述第二二极管D2 正极与电源Vcc的正极相连，所述第二二极管D2负极与时钟电路的第二 输入端B相连。所述超级电容C1负极与时钟电路的第一输入端A相连。 当电源Vcc正常供电时，第一二极管Dl和第二二极管D2都导通，电源 Vcc对时钟电路进行正常供电，并对贮能电路的超级电容Cl进行充电； 当电源Vcc停止供电时，第一二极管Dl和第二二极管D2都截止，贮能 电路的超级电容C1通过限流模块对时钟电路进行正常供电。其中限流模块是实现超级电容供电维持时间延长的关键，该限流模块是两极限流电路，包括第一晶体管Ql、第二晶体管Q2;第一晶体管Ql 的射极与时钟电路的第二输入端B相连，第一晶体管Q1的集电极与第二 晶体管Q2的基极相连，第一晶体管Ql的集电极还通过第二电阻R2与贮 能电路的正供电端相连，第一晶体管Q1的基极通过第一电阻R1与贮能电 路的正供电端相连、通过第四电阻R4与时钟电路的第二输入端B相连， 第二晶体管Q2的射极与时钟电路的第二输入端B相连，第二晶体管Q2 的集电极通过第三电阻R3与贮能电路的正供电端相连。第一电阻R1、第 二电阻R2、第四电阻R4和第一晶体管Q1形成第一级限流放电电路，由 第二电阻R2、第三电阻R3与第二晶体管Q2组成第二限流放电电路。所 述第一晶体管管Ql和第二晶体管Q2均为NPN管。第一晶体管Q1导通时间由第一电阻R1和第四电阻R4分压控制，时 钟放电电流由第一电阻Rl和第四电阻R4阻值及其分压比、第一晶体管 Ql的放大倍数、第二电阻R2阻值所决定；第二级限流电路在Q1开关管 断开时开始起作用，放电电流由R2电阻阻值、Q2开关管放大倍数、R3 阻值所决定。下面我们以时钟电路放电电流下限为400nA，时钟电路放电电压下限 为1V，放电特性为纯阻性进行仿真设计，其电路图如图5所示，图5左半 边为加了两级限流电路的供电电路，右半边为直接放电的电路，时钟电路 各以一个2500000欧姆的电阻进行模拟，超级电容容量均为10000uF，起 始放电电压均为IOV， Vol为加了两级限流电路的供电电路在模拟时钟电 路的电阻上的电压，Vc为加了两级限流电路的供电电路超级电容上的电 压。Vo为直接放电的供电电路在模拟时钟电路的电阻上的电压，它的超级 电容上的电压与Vo相同。由于负载为纯阻性的，所以电压波形与电流波 形形状是相同的，故我们只对电压波形进行对比。仿真结果如图6所示， Vol电压下降到IV以下的时间(约为U8980S)是Vo电压下降到IV以 下的时间(约为57562S)的两倍以上，由此可见，超级电容的放电维持时 间得到了极大的延长。另一方面，从上面仿真结果可知，两级限流放电后，超级电容上的电 压仍有2V以上，故从理论上可以再加一级或更多级的限流放电电路。
具体实施方式
二如图7所示，本具体实施方式
与具体实施方式
一的不同之处在于第三电阻R3不设置在第二晶体管的集电极与贮能电路的正供电端之间， 而设置在第二晶体管Q2的射极与时钟电路的第二输入端B之间。
具体实施方式
三如图8所示，本具体实施方式
与具体实施方式
一的不同之处在于省去了第三电阻R3，即第二晶体管Q2的集电极直接与贮能电路的正供电端相连。
具体实施方式
四如图9所示，本具体实施方式
与具体实施方式
一的不同之处在于所述第一晶体管管Q1和第二晶体管Q2均为NPN管。所述第一、二 晶体管的发射极分别与贮能电路的正供电端相连，所述第一、二晶体管的 集电极分别与时钟电路的第二输入端相连，所述第一晶体管Ql的集电极 还与第二晶体管Q2的基极相连，所述第一晶体管Ql的基极通过第一电阻 Rl与贮能电路的正供电端相连、通过第四电阻R4与时钟电路的第二输入 端相连。所述所述第一、二晶体管的集电极与时钟电路的第二输入端B之 间可分别设有第二电阻R2和第三电阻R3。
具体实施方式
五本具体实施方式
与具体实施方式
一的不同之处在于限流模块由两个 两级限流放电组成的具有三级限流放电特性的时钟供电电路。如图10所 示的时钟电路，其限流模块还包括第三晶体管Q3和第四晶体管Q4，第三 晶体管Q3的射极与时钟电路的第二输入端B相连，第三晶体管Q3的集 电极与第四晶体管Q4的基极相连，第三晶体管Q3的集电极还通过第六电 阻R6与贮能电路的正供电端相连，第三晶体管Q3的基极通过第五电阻 R5与贮能电路的正供电端相连、通过第八电阻R8与时钟电路的第二输入 端B相连，第四晶体管Q4的射极与时钟电路的第二输入端B相连，第四 晶体管Q4的集电极通过第七电阻R7与贮能电路的正供电端相连。
具体实施方式
六本具体实施方式
提供了另一种具有三级限流放电特性的时钟供电电 路。如图11所示，本具体实施方式
与具体实施方式
一的不同之处在于所述限流模块还包括第三晶体管Q3，第三晶体管Q3的集电极通过第七电阻 R7与贮能电路的正供电端相连，其射极与时钟电路的第二输入端B相连， 其基极通过第二电容C2与时钟电路的第二输入端B相连、通过第五电阻 R5与第一晶体管Ql的集电极相连。
具体实施方式
七如图12所示，本具体实施方式
与具体实施方式
一的不同之处在于贮 能电路采用电池。所述电池跨接在贮能电路的正供电端和时钟电路的第一 输入端A之间，其负极与时钟电路的第一输入端A相连，其正极与第一二 极管D1的负极相连。显然，所述贮能电路也可采用电感或其它具有能量 存贮功能的器件。
具体实施方式
八如图13所示，本具体实施方式
与上述具体实施方式
一的不同之处在 于上述第一二极管D1和第二二极管D2分别接到不同的电源，即第一二 极管Dl的正极与第一电源Vccl的正极相连，第二二极管D2的正极与第 二电源Vcc的正极相连。这样， 一方面保证超级电容最大贮能，另一方面 又可保证时钟电路在正常的工作电压范围内工作。当Vccl〉Vcc时，就可 以使电容的贮能增加。如Vccl-2Vcc时，超级电容的贮能就会是原来接单 一电源Vcc时的近4倍，这样电容所能供电的时间就大大增加，放电级数 也可以更多。显然，这种将第一二极管Dl和第二二极管D2分别接到不同的电源的 思路也可适用于其他具体实施方式
。
权利要求
1. 一种时钟供电电路，包括贮能电路、控制电路，所述控制电路连接在电源与贮能电路之间，所述贮能电路在控制电路的控制下能在电源供电时储存能量并在电源停止供电时对时钟电路放电，其特征是还包括限流模块，所述限流模块连接在所述贮能电路与时钟电路之间，所述限流模块使贮能电路逐级放电，使所述时钟电路工作在小电流状态。
2. 根据权利要求1所述的时钟供电电路，其特征是 所述限流模块包括至少两级限流电路。
3. 根据权利要求2所述的时钟供电电路，其特征是所述限流模块包括第一晶体管、第二晶体管，所述第一、二晶体管的 集电极分别与贮能电路的正供电端相连，所述第一、二晶体管的射极分别 与时钟电路的第二输入端相连，所述第一晶体管的集电极还与第二晶体管 的基极相连，所述第一晶体管的基极通过第一电阻与贮能电路的正供电端 相连、通过第四电阻与时钟电路的第二输入端相连。
4. 根据权利要求3所述的时钟供电电路，其特征是所述控制电路包括第一二极管和第二二极管，所述第-"、二二极管正 极与电源的正极相连，所述第一二极管负极与贮能电路相连，所述第二二 极管负极与时钟电路的第二输入端相连。
5. 根据权利要求4所述的时钟供电电路，其特征是所述第一晶体管集电极通过第二电阻与贮能电路的正供电端相连。
6. 根据权利要求5所述的时钟供电电路，其特征是 所述第二晶体管集电极通过第三电阻与贮能电路的正供电端相连。
7. 根据权利要求5所述的时钟供电电路，其特征是 所述第二晶体管发射极通过第三电阻与时钟电路的第二输入端相连。
8. 根据权利要求2所述的时钟供电电路，其特征是所述限流模块包括第一晶体管、第二晶体管，所述第一、二晶体管的 发射极分别与贮能电路的正供电端相连，所述第一、二晶体管的集电极分 别与时钟电路的第二输入端相连，所述第一晶体管的集电极还与第二晶体管的基极相连，所述第一晶体管的基极通过第一电阻与贮能电路的正供电 端相连、通过第四电阻与时钟电路的第二输入端相连。
9. 根据权利要求3或4或5或6或7或8所述的时钟供电电路，其特 征是-所述贮能电路包括超级电容或电池或电感，所述超级电容或电池或电 感连接在第一二极管负极与时钟电路的第一输入端之间。
10. 根据权利要求3或4或5或6所述的时钟供电电路，其特征是 所述限流模块还包括第三晶体管、第四晶体管，所述第三、四晶体管的集电极分别与贮能电路的正供电端相连，所述第三、四晶体管的射极分 别与时钟电路的第二输入端相连，所述第三晶体管的集电极还与第四晶体 管的基极相连，所述第三晶体管的基极通过第五电阻与贮能电路的正供电 端相连、通过第八电阻与时钟电路的第二输入端相连。
11.根据权利要求3或4或5或6或7所述的时钟供电电路，其特征是 所述限流模块还包括第三晶体管，所述第三晶体管的集电极通过第七 电阻与贮能电路的正供电端相连，其射极与时钟电路的第二输入端相连， 其基极通过第二电容与时钟电路的第二输入端相连、通过第五电阻与第一 晶体管的集电极相连。
12.根据权利要求4或5或6或7或8所述的时钟供电电路，其特征是所述第一二极管和第二二极管分别接到不同的电源。
全文摘要
本发明公开了一种时钟供电电路，包括贮能电路、控制电路，所述控制电路连接在电源与贮能电路之间，所述贮能电路在控制电路的控制下能在电源供电时储存能量并在电源停止供电时对时钟电路放电，还包括限流模块，所述限流模块连接在所述贮能电路与时钟电路之间，所述限流模块使贮能电路逐级放电，使所述时钟电路工作在小电流状态。本发明的时钟供电电路可延长供电时间，降低了对贮能电路的要求，极大地减小了超级电容的容量需求，可减小超级电容的尺寸，方便于数字电路的小型化。
文档编号G04C10/00GK101221408SQ20071000388
公开日2008年7月16日 申请日期2007年1月11日 优先权日2007年1月11日
发明者吴连日 申请人:艾默生网络能源系统有限公司