专利名称：电压调节装置的制作方法
技术领域：
本发明关于一种电压调节电路，特别是指一种可调整输出电压大小的电压调节电路。
背景技术：
一电压调节装置(Power Regulator)通常为依据一参考电压源(Reference Voltage)经运算放大器(Operational Amplifier)比较提供一电源输出。请参阅图1所示，其为公知技术的一电压调节装置1的电路图。电压调节装置1包含一运算放大器2其输出端连接一PMOS晶体管P1的栅极、负输入端连接一参考电压VBG、正输入端连接一电阻R于节点B，一PMOS晶体管P2的漏极连接于该运算放大器的输出端与PMOS晶体管P1的栅极；其中PMOS晶体管P1的源极连接一电压源Vdd、漏极经由节点B串接电阻R而至接地端，PMOS晶体管P2用来重置(Reset)电压调节装置电路之用。
当该运算放大器2在其负输入端接收到该参考电压VBG时，其会将该运算放大器正输入端的电压VA(电阻R上的电压)拉升至与该参考电压VBG相同，使其输出端电压降低并和Vdd产生一电压差，以驱动该PMOS晶体管P1导通，产生一电流I1，而得到该输出电压VOUT＝I1×R，又该输出电压的值VOUT和输入至运算放大器的正输入端的电压值VA相同，且VBG＝VA，故该输出电压VOUT与该参考电压VBG相同。
在此电路中，通常使用能带(Band Gap)固定的MOS晶体管来提供该参考电压VBG，其优点为所提供的电源较为稳定，但无法提供大电流；当使用大尺寸的MOS晶体管则能提供一较大的电流于输出端点，又利用该运算放大器2做一单位增益缓冲器(Unit Gain Buffer)，比较VBG与VA使之用以驱动MOS晶体管，提供一输出电压VOUT，但其最终限制为VBG＝VOUT。
请参阅图2所示为公知技术另一电压调节装置10的电路图。电压调节装置10包含一运算放大器12其输出端连接一PMOS晶体管P1的栅极、负输入端连接一参考电压VBG、正输入端连接二电阻R1、R2于节点B、一PMOS晶体管P2的漏极连接于该运算放大器的输出端及PMOS晶体管P1的栅极，其中PMOS晶体管P1的栅极连接于该运算放大器的输出端、源极依序串接一电阻R1与一电阻R2而至接地端、该电阻R1与电阻R2串接处B又与该运算放大器的正输入端相耦接。
当该运算放大器12在其负输入端接收到该参考电压VBG时，其会将该运算放大器正输入端的电压VA拉升至与该参考电压VBG相同，使其输出端输出为零，以驱动该PMOS晶体管P1导通，产生一电流I1，得到一输出电压VOUT＝I1×(R1+R2)，又电阻R1、R2串接处的电压VB＝I1×R2＝VA，且VA又等于VBG，即VA＝VBG＝I1×R2，I1＝VBG/R2，故该输出电压VOUT＝I1×(R1+R2)＝VBG×(R1+R2)/R2。
在此一电路中，可有效解决上述公知技术的输出电压最终限制VBG＝VOUT的问题，通过R1、R2电阻调整产生该输出电压VOUT，但R1、R2电阻于芯片中为了达到其准确性，一般以多晶硅制成的电阻来得到较佳的比例的电阻组合，通常R1、R2的阻值会达到数千欧姆左右，而R1会形成一大负载于负反馈回路中而降低其回路增益，在部分情形下甚至造成系统失效，又因输出端会连接许多不同的电路，会造成负反馈回路中的负载多变及不稳，因此造成系统的不稳。
因此，在公知技术电压调节装置中对于如何能够有效的提供一稳定的电源输出，又能够不增加其负反馈回路的负载的情形，使系统更稳定，为我们所欲改善的问题。
发明内容
因此本发明提供一种电压调节电路，用来提供一稳定的输出电压。
本发明提供一种电压调节电路，其可通过电流镜中晶体管沟道的宽/长度比以及电阻大小来调节输出电压，改善负反馈回路的回路增益。
本发明公开一种电压调节装置，包含有一运算放大器具有一正输入端、一负输入端以及一输出端，其中运算放大器的负输入端连接一参考电压VBG；一电流镜，包含有一参考端以及一镜像端，其参考端依序串接一第一晶体管，一第一电阻R1而至地端，其镜像端串联一第二电阻R2至地端；第一晶体管，第一晶体管的栅极端与运算放大器的输出端连接，源极端连接到电流镜的参考端，漏极端连接到运算放大器的正输入端与第一电阻R1；以及一第二晶体管，其源极连接一电压源、漏极连接运算放大器的输出端与第一晶体管的栅极。
因此，当运算放大器将参考电压与第一电阻R1上的电压比较后，运算放大器依据两者差值输出以驱动第一晶体管产生电流镜的参考电流I1，并将参考电流I1映射于镜像端以得到一镜像电流I2，而电压调节装置输出端为电流镜的镜像端与第二电阻R2串接处，如此将可得到经电流镜放大的稳定的一输出电压VOUT＝I2×R2＝VBG×(R2*(W/L)参考端/R1*(W/L)镜像端)，其中(W/L)参考端、(W/L)镜像端分别为参考端及镜像端晶体管的沟道宽/长比。
通过加入电流镜于电压调节装置电路中，原连接于运算放大器回路中的电阻改连接至电流镜的镜像端，因此，能够借助调整晶体管沟道宽/长度或电阻的比例来决定镜像电流的大小，进而决定输出电压大小，可以解决公知技术中因电阻连接于负回路中，造成回路增益的降低与电路的不稳。
图1为公知技术的电压调节装置电路图；图2为公知技术的另一电压调节装置电路图；及图3为本发明一较佳实施例的电压调节装置电路图。
主要元件符号说明I1参考电流 I2镜像电流VBG参考电压VOUT电压调节电路的输出端VA运算放大器正输入端节点电压VB节点电压(图2中电阻R1、R2串联处)1、10、20电压调节装置2、12、22运算放大器R1、R2电阻P1、P2、P3、P4PMOS晶体管具体实施方式
请参阅图3，于图3中显示本发明的一电压调节电路。一电压调节装置20，至少包含一电流镜24，一运算放大器22、一第一电阻R1、一第二电阻R2、一第一PMOS晶体管P1、一第二PMOS晶体管P2。电流镜24的参考端依序串接第一PMOS晶体管P1，第一电阻R1而至地端，其镜像端串联第二电阻R2至地端，其中电流镜24由二个共栅极的PMOS晶体管P3、P4所组成，晶体管P3、P4的源极共同连接一电压源Vdd，又晶体管P3的漏极同时和本身的栅极相耦接且与第一PMOS晶体管P1的源极相连接于节点C处，晶体管P4的漏极通过节点D串接第二电阻R2而至地端，其节点D处为电压调节装置20的输出端。
运算放大器22，其负输入端连接一参考电压VBG、正输入端连接第一电阻R1与第一PMOS晶体管P1的漏极，其输出端连接第一PMOS晶体管P1的栅极与第二PMOS晶体管P2的漏极，其中运算放大器22输出端输出信号用以驱动第一PMOS晶体管P1，而第二PMOS晶体管P2其漏极与第一PMOS晶体管P1的栅极连接，用以重置(Reset)电压调节装置。
当运算放大器22将其负输入端的参考电压VBG与正输入端的电压VA(即电阻R1上的电压)比较后，会拉升正输入端的电压VA与参考电压VBG相同，使运算放大器22输输端电压降低并和Vdd产生一电压差，以驱动第一PMOS晶体管P1导通，产生电流镜24的参考电流I1，于节点B处会得到一电压VB＝I1×R1＝VA，又电压VA与VBG相同，即VBG＝VA＝I1×R1，I1＝VBG/R1，其中参考电流I1为电流镜中PMOS晶体管P3导通时的电流，而电流镜中的镜像电流I2属另一PMOS晶体管P4导通的电流，其和参考电流I1成正比关系，即I2＝I1×(W/L)P4/(W/L)P3(W/L为晶体管的沟道宽/长比)，可通过调整两晶体管P3、P4沟道宽/长的比例，得到放大电流I2的效果，而电流I2为决定输出电压的关键因素。
电压调节装置20输出端为电流镜24的镜像端与第二电阻R2串接处D，故输出电压为电阻R2上的电压，其值由R2电阻值与电流I2大小决定，由此可得电压调节装置的输出电压的值VOUT＝I2×R2＝I1×(W/L)P4/(W/L)P3×R2＝VBG×(R2*(W/L)P4/R1*(W/L)P3)，即我们可通过调整晶体管P3、P4沟道宽/长的比例以放大或缩小电流I2使输出电压大于或小于参考电压VBG，或者调整电阻R1、R2以放大或缩小输出电压值VOUT。
本发明的优点a.在公知技术中其输出端会外接许多不同的电路及运算放大器所形成的负反馈回路中的电阻皆会造成回路增益的降低与不稳；然而本发明利用加入一电流镜于电压调节装置中，而将电压调节装置的输出端及回路中的电阻移至电流镜的镜像端与的串联，如此我们仍可借助调整电阻R1、R2比例以决定输出电压值，且输出端与电阻R2和电流镜连接与运算放大器所形成的负反馈电路并无直接连接关系，其外接电路与阻抗值不再影响回路增益，亦解决公知技术的问题。
b.又本发明所增加的电流镜于电压调节装置电路中，可使我们通过调整电流镜中两晶体管的沟道宽/长比，以改变镜像电流I2，进而决定电压调节装置电路输出电压的大小，且经由电流镜所得的输出电压为一稳定电压。
本发明虽以优选实施例公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围的情况下，可进行更动与修改，因此本发明的保护范围以所提出的权利要求所限定的范围为准。
权利要求
1.一种电压调节装置，包含有一运算放大器，该运算放大器包含有一正输入端，负输入端以及一输出端，其中该运算放大器的负输入端连接一参考电压；一电流镜，该电流镜包含有一参考端以及一镜像端；以及一第一晶体管，该第一晶体管的栅极端与该运算放大器的输出端连接，源极端连接到该电流镜的参考端，漏极端连接到该运算放大器的正输入端。
2.如权利要求1的电压调节装置，其中还包含有一第二晶体管，其中该第二晶体管的源极端连接一电压源，漏极端连接到该运算放大器的正输入端与该第一晶体管的栅极端，用以重置该电压调整装置。
3.如权利要求2的电压调节装置，其中该第一晶体管以及该第二晶体管为P型金属氧化物半导体晶体管。
4.如权利要求1的电压调节装置，其中还包含有一第一电阻，该第一电阻连接于该第一晶体管的漏极端与接地端之间。
5.如权利要求1的电压调节装置，其中该电流镜具有一第三晶体管以及一第四晶体管，该第三晶体管的栅极端与该第四晶体管的栅极端连接，又该第三晶体管的源极端与该第四晶体管的源极端相连接并连接到该电压源，该第三晶体管的漏极端与该第二晶体管的源极端连接，且该第三晶体管的漏极端耦结至该第三晶体管的栅极端。
6.如权利要求5的电压调节装置，其中该第三晶体管以及该第四晶体管为P型金属氧化物半导体晶体管。
7.如权利要求5的电压调节装置，其中可通过调整该第三与该第四晶体管的沟道宽/长比，而得到不同该电压调节装置的输出电压。
8.如权利要求1的电压调节装置，其中还包含一第二电阻，该第二电阻连接于该第四晶体管的漏极端与接地端之间。
9.如权利要求1的电压调节装置，其中还包含该第一电阻与该第二电阻，该第一电阻连接于该第一晶体管的漏极端与接地端之间，该第二电阻连接于该第四晶体管的漏极端与接地端之间，可通过调整该第一与该第二电阻的阻值比，而得到不同该电压调节装置的输出电压。
全文摘要
本发明公开一种电压调节装置，包含有一运算放大器，包含有一正输入端，负输入端以及一输出端，其中运算放大器的负输入端连接一参考电压；一电流镜，包含有一参考端以及一镜像端；以及一第一晶体管，第一晶体管的栅极端与运算放大器的输出端连接，源极端连接到电流镜的参考端，漏极端连接到运算放大器的正输入端。
文档编号G05F3/08GK1702588SQ20051007864
公开日2005年11月30日 申请日期2005年6月22日 优先权日2005年6月22日
发明者黄超圣 申请人:威盛电子股份有限公司