专利名称：恒压电路及其控制方法
技术领域：
本发明通常涉及一种恒压电路及其控制方法，其中当由于电路的负载变化而引起输出电压突然降低时，响应速度能够快并且抑制了电路输出电压的过冲和电路振荡。
背景技术：
通常，恒压电路中的误差放大器提供执行相位补偿的频率补偿电路，以避免如电路振荡等的不稳定工作。
图3为恒压电路的电路示意图。
在图3示出的恒压电路100中，误差放大器AMPa包括形成差动对的NMOS晶体管M103和M104，形成电流镜像电路并成为差动对负载的PMOS晶体管M105和M106，以及作为恒流源为差动对提供偏置电流的NMOS晶体管M102。进一步，误差放大器AMPa还包括由PMOS晶体管M107和NMOS晶体管M108形成的输出电路部分和由电阻R103和电容器C101形成的频率补偿电路。
在误差放大器AMPa中，由电阻R101和电阻R102对输出电压Vout进行分压，使得分压后的电压VFBa输入到作为同相输入端的NMOS晶体管M104的栅极。由参考电压产生电路101产生的预定参考电压Vs输入到作为反相输入端的NMOS晶体管M103的栅极。误差放大器AMPa控制输出电压控制晶体管M101的工作并由此使得分压后的电压VFBa变为参考电压Vs，误差放大器AMPa还控制从输出电压控制晶体管M101输出到负载的电流。
通常，将恒压电路100中的误差放大器AMPa设计成具有极好的直流特性。因此，将直流增益设计成尽可能地大；因而，将提供到差动对的偏置电流设置为很小。因此，需要花费时间对用于频率补偿的电容器C101和输出电压控制晶体管M101的输入电容进行充电/放电。因此，对输入电压Vin的突变和负载电流的突变的响应速度变慢。
为了解决上述问题，公开了一种快速补偿由于负载电流的突然增加而引起的输出电压降低的方法。在此方法中，利用耦合电容器仅检测到输出电压变化的交流分量，通过辅助晶体管从电源电压提供电流给负载，此辅助晶体管是分立于输出晶体管的。从而，就能够补偿输出电压的降低。例如，在专利文件1和2中公开了所述方法。
日本已公开专利申请No.2000-47740。
日本已公开专利申请No.2000-242344。
然而，在上述方法中，由于在检测输出电压变化的速度上的局限，由负载变化引起的输出电压的降低不能得到充分地抑制。
发明内容
在本发明的优选实施例中，提供了一种恒压电路及其控制方法，其对输入电压的突变或负载电流的突变的响应速度可是非常快的。
本发明的特征和优点将在下面的说明中阐明，并且部分地将从说明和附图中表现出来，或者通过根据说明书中提供论述的发明实施可以部分学习到。通过恒压电路及其控制方法能够实现和得到本发明的特征和优点，特别需要指出的是在说明书中以如此全面、清楚、简明和准确的语言来描述使得本领域普通技术人员能够实现本发明。
为了实现这些和其它优点之一或更多，根据本发明的一个方面，提供了一种恒压电路，该恒压电路将输入到输入端的输入电压转换为预定恒定电压并从输出端输出该预定恒定电压。该恒压电路包括输出电压控制晶体管，用于相应输入控制信号而输出电流到输出端，以及控制电路部分，该控制电路部分分检测输出端的电压并且控制输出电压控制晶体管的工作，这样使得检测到的电压变为预定电压。控制电路部分放大从输出端输出的电压的变化，并且当通过放大该变化获得的信号电压以比预定速度更快的速度突然降低时，使输出电压控制晶体管在预定时期内增加输出电流。
具体地说，控制电路部分包括产生预定参考电压并输出该预定参考电压的参考电压产生电路部分；检测从输出端输出的电压并产生与检测到的电压成比例的电压并且输出所产生的成比例电压的输出电压检测电路部分；控制输出电压控制晶体管的工作使得所述成比例电压变为参考电压的第一控制电路部分；放大从输出端输出的电压的变化并输出放大后的变化的放大器电路部分；以及当从放大器电路部分输出信号的电压以比预定速度更快的速度突然降低的时候，使输出电压控制晶体管在预定时期内增加输出电流的第二控制电路部分；并且第二控制电路部分对从输出端输出的电压的变化的响应速度比第一控制电路部分的响应速度更快。
此外，放大器电路部分检测从输出端输出的电压的变化的交流分量，放大检测到的交流分量，并且输出放大后的分量。
此外，放大器电路部分包括第一差动放大器电路，其中向该第一差动放大器电路的第一输入端输入预定的第一偏置电压并且该第一差动放大器电路输出信号到第二控制电路部分，使得第二输入端的电压变为预定第一偏置电压；连接在第一差动放大器电路的第二输入端和输出端之间的第一电容器；以及连接在第一差动放大器电路的第一和第二输入端之间的第一电阻。
此外，第一差动放大器电路包括形成差动对的晶体管并且设定该晶体管中的至少一个的偏移值，使得当输出端的电压的变化为预定值或者更小时，流到一个晶体管中的电流变得比流到另外一个晶体管的电流小。
此外，对第一差动放大器电路中的晶体管的偏移值进行校正，使得对在制造过程中放大器电路部分的元件的特性偏离所引起的放大器电路部分响应速度的偏离进行校正。
此外，第二控制电路部分包括第二差动放大器电路，其中向该第二差动放大器电路的第一输入端输入预定的第一偏置电压，并且该第二差动放大器电路控制输出电压控制晶体管使得第二输入端的电压变为预定的第一偏置电压；连接在第二差动放大器电路的第二输入端和放大器电路部分的输出端之间的第二电容器；以及连接在第二差动放大器电路的第一和第二输入端之间的第二电阻。
此外，第二差动放大器电路包括形成差动对的晶体管并且设定该晶体管中的至少一个的偏移值，使得当输出端的电压的变化为预定值或者更小时，流到一个晶体管中的电流变得比流到另外一个晶体管的电流小。
此外，输出电压控制晶体管和控制电路部分集成在一个集成电路上。
此外，控制电路部分集成在一个集成电路上。
根据本发明的另一个方面，提供了一种恒压电路的控制方法，该恒压电路包括用于相应输入控制信号而输出电流到恒压电路的输出端的输出电压控制晶体管；以及控制电路部分，其用于检测输出端的电压并控制输出电压控制晶体管的工作使得检测到的电压变为预定电压，该恒压电路将输入到输入端的输入电压转换为预定恒定电压，并从输出端输出预定恒定电压。该恒压电路的控制方法包括步骤放大从输出端输出的电压的变化；以及当通过放大该变化获得的信号的电压以比预定速度快的速度突然降低时，使输出电压控制晶体管在预定时期内增加输出电流。
具体地说，检测从输出端输出的电压的变化的交流分量，并且通过放大检测到的交流分量来放大从输出端输出的电压的变化。
此外，检测通过放大获得的信号的电压的变化的交流分量，并且当从检测到的交流分量中检测到通过放大获得的信号的电压以比预定速度快的速度突然降低时，使输出电压控制晶体管在预定时期增加输出电流。
根据本发明的实施例，在恒压电路及其控制方法中，放大从恒压电路的输出端输出的电压的变化，并且当通过对电压的变化进行放大而获得的信号的电压以比预定速度更快的速度快速降低时，使输出电压控制晶体管在预定时期内增加输出电流。因此，由负载变化等等引起的输出电压的降低在早期就能得到限制。即，由输入电压的突然变化或负载电流的突然变化引起的输出电压的降低能被大大限制。
当联系附图阅读下面具体说明时，本发明的特征和优点将变得更加明显，其中图1为根据本发明的一个实施例的恒压电路的电路示意图；图2为恒压电路中输出电压、流到输出端的电流以及时间之间的关系的曲线图；以及图3为恒压电路的电路示意图。
具体实施例方式
参考附图来说明实现本发明的最优模式。
图1为根据本发明的一个实施例的恒压电路的电路示意图。
在图1中，恒压电路1从作为输入电压的电源电压Vcc产生预定恒定电压，并且将所产生的电压作为输出电压Vout从输出端OUT输出。负载10和电容器C2并联连接于输出端OUT和地电位之间。
恒压电路1包括产生预定参考电压Vr并输出所产生的电压Vr的第一参考电压产生电路2，产生预定第一偏置电压Vb1并输出所产生的电压Vb1的第二参考电压产生电路3，和产生预定第二偏置电压Vb2并输出所产生的电压Vb2的第三参考电压产生电路4。进一步，恒压电路1包括分压输出电压Vout、产生并输出分压电压VFB的电阻R1和R2(输出电压检测电阻)；输出电压控制PMOS晶体管M1，其基于输入到晶体管M1栅极的信号控制电流io输出到输出端OUT；以及用于控制输出电压控制晶体管M1工作使得分压电压VFB变为参考电压Vr的第一控制电路5，该第一控制电路为一个误差放大器电路。
此外，恒压电路1包括放大输出电压Vout的过渡变化并输出放大变化后的信号的放大器电路6，以及第二控制电路7，其中第二控制电路7为误差放大器电路。当从放大器电路6输出的信号的电压的变化比预定速度更快时，第二控制电路7在一个预定时期内控制输出电压控制晶体管M1的工作。也就是说，例如，当输出电流io突然增加并且输出电压Vout突然降低时，第二控制电路7在一个预定时期内控制输出电压控制晶体管M1的工作。通过从第一控制电路5和第二控制电路7所输出的信号控制输出电压控制晶体管M1的工作。恒压电路1能够被集成到一个集成电路中或者排除输出电压控制晶体管M1的另外一个集成电路中。
输出电压控制晶体管M1连接于输入端IN和输出端OUT之间，并且第一控制电路5和第二控制电路7的输出端连接到输出电压控制晶体管M1的栅极。电阻R1和R2构成的串联电路连接在输出端OUT和地电位之间，并且分压电压VFB从电阻R1和电阻R2的连接点上输出。
第一控制电路5包括NMOS晶体管M2、M3、M4和M8，PMOS晶体管M5、M6和M7，电容器C1和电阻R3。放大器电路6包括PMOS晶体管M9、M10、M11，NMOS晶体管M12和M13，电容器C3和电阻R4。第二控制电路7包括PMOS晶体管M19、M20、M21，NMOS晶体管M22、M23和M24，电容器C13和电阻R14。
NMOS晶体管M3和M4形成一个差动对，并且PMOS晶体管M5和M6形成一个电流镜像电路并成为上述差动对的负载。PMOS晶体管M5和M6的源极连接到输入端IN，PMOS晶体管M5和M6的栅极连接到一个连接点并且该连接点连接到PMOS晶体管M5的漏极。PMOS晶体管M5的漏极连接到NMOS晶体管M3的漏极，并且PMOS晶体管M6的漏极连接到NMOS晶体管M4的漏极。NMOS晶体管M3和M4的源极连接到一个连接点并且NMOS晶体管M2连接在该连接点和地电位之间。
利用电源电压Vcc工作第一参考电压产生电路2，参考电压Vr输入到NMOS晶体管M2和M3的栅极，并且NMOS晶体管M2是一个恒流电源。分压后的电压VFB输入到NMOS晶体管M4的栅极。
PMOS晶体管M7和NMOS晶体管M8串连连接于输入端IN和地电位之间，PMOS晶体管M7和NMOS晶体管M8的连接点为第一控制电路5的输出端，并且该连接点连接到输出电压控制晶体管M1的栅极。PMOS晶体管M7的栅极连接到PMOS晶体管M6和NMOS晶体管M4的连接点上，参考电压Vr输入到NMOS晶体管M8的栅极，并且NMOS晶体管M8为恒流源。用于频率补偿的电容器C1和电阻R3串连连接于PMOS晶体管M6与NMOS晶体管M4的连接点和PMOS晶体管M7与NMOS晶体管M8的连接点之间。
在放大器电路6中，PMOS晶体管M10和M11形成差动对，并且NMOS晶体管M12和M13形成电流镜像电路并成为上述差动对的负载。NMOS晶体管M12和M13的源极连接到地电位，NMOS晶体管M12和M13的栅极连接到一个连接点并且该连接点连接到NMOS晶体管M12的漏极。NMOS晶体管M12的漏极连接到PMOS晶体管M10的漏极，并且NMOS晶体管M13的漏极连接到PMOS晶体管M11的漏极。PMOS晶体管M10和M11的源极连接到一个连接点并且PMOS晶体管M9连接于该连接点和输入端IN之间。
利用电源电压Vcc工作第二参考电压产生电路2和第三参考电压产生电路3，并且第二偏置电压Vb2输入到PMOS晶体管M9的栅极，第一偏置电压Vb1输入到PMOS晶体管M11的栅极。PMOS晶体管M9为恒流源。电容器C3连接于PMOS晶体管M10的栅极和输出端OUT之间，并且第一偏置电压Vb1通过电阻R4输入到PMOS晶体管M10的栅极与电容器C3的连接点。PMOS晶体管M11和NMOS晶体管M13的连接点为放大器电路6的输出端。
在第二控制电路7中，PMOS晶体管M20和M21形成差动对，并且NMOS晶体管M22和M23形成电流镜像电路并成为上述差动对的负载。NMOS晶体管M22和M23的源极连接到地电位，NMOS晶体管M22和M23的栅极连接到一个连接点并且该连接点连接到NMOS晶体管M22的漏极。NMOS晶体管M22的漏极连接到PMOS晶体管M20的漏极，并且NMOS晶体管M23的漏极连接到PMOS晶体管M21的漏极。PMOS晶体管M20和M21的源极连接到一个连接点并且PMOS晶体管M19连接于该连接点和输入端IN之间。
第二偏置电压Vb2输入到PMOS晶体管M19的栅极并且第一偏置电压Vb1输入到PMOS晶体管M20的栅极。PMOS晶体管M19为一个恒流源。电容器C13连接于PMOS晶体管M21的栅极和放大器电路6的输出端之间，并且第一偏置电压Vb1通过电阻R14输入到PMOS晶体管M21的栅极与电容器C13的连接点。NMOS晶体管M24连接于输出电压控制晶体管M1的栅极和地电位之间，NMOS晶体管M24的栅极连接到PMOS晶体管M21的漏极和NMOS晶体管M23的漏极的连接点，并且NMOS晶体管M24的漏极连接到输出电压控制晶体管M1的栅极并为第二控制电路7的输出端。
第一参考电压产生电路2、第二参考电压产生电路3、第三参考电压产生电路4、第一控制电路5、放大器电路6、第二控制电路7以及电阻R1和R2组成控制电路部分。此外，第一参考电压产生电路2为参考电压产生电路部分，电阻R1和R2形成输出电压检测电路部分，并且第一控制电路5形成第一控制电路部分。进一步，放大器电路6、第二参考电压产生电路3和第三参考电压产生电路4形成放大器电路部分，并且第二控制电路7形成第二控制电路部分。第二控制电路部分可以包括第二控制电路7、第二参考电压产生电路3和第三参考电压产生电路4。
此外，PMOS晶体管M9、M10、M11和NMOS晶体管M12、M13形成第一差动放大器电路。第一差动放大器电路还进一步包括第二参考电压产生电路3和第三参考电压产生电路4。电容器C3为第一电容器并且电阻R4为第一固定电阻。进一步，PMOS晶体管M19、M20、M21和NMOS晶体管M22、M23形成第二差动放大器电路。第二差动放大器电路还进一步包括第二参考电压产生电路3和第三参考电压产生电路4。电容器C13为第二电容器并且电阻R14为第二固定电阻。
在上述结构中，将第一控制电路5(误差放大器电路)设计成NMOS晶体管M2(恒流源)的漏极电流变得尽可能小，以达到极好的直流特性，在此极好的直流特性下直流增益变得尽可能大。将放大器电路6设计成PMOS晶体管M9(恒流源)的漏极电流变得尽可能大，以实现高速工作。此外，在放大器电路6中，由于作为放大器电路6的输入端的PMOS晶体管M10的栅极通过作为耦合电容器的电容器C3连接到输出端OUT，仅输出电压Vout的交流分量能被放大。在PMOS晶体管M10和M11中的至少一个中，设定一个偏移值，以使当相同的电压输入到PMOS晶体管M10和M11的栅极时，例如PMOS晶体管M11输出相对较大的电流；然而，PMOS晶体管M10仅输出非常小的电流。其结果是，在正常工作状态下，放大器电路6的输出端的电压变得几乎与PMOS晶体管M9的漏极电压相同。
当输出电压Vout突然变化时，例如，由输出电流io的突然增加而引起输出电压Vout的突然降低时，放大器电路6放大输出电压信号Vout的变化，那就是说，放大器电路6执行放大工作。
下面具体说明放大器电路6的放大工作。当流到负载10的电流突然增加并且输出电压Vout突然降低时，在第一控制电路5工作使得输出电压控制晶体管M1增加输出电流io之前放大器电路6响应这种情况。那就是说，在放大器电路6中，当输出电压Vout突然降低时，PMOS晶体管M10的栅极电压通过电容器C3降低，PMOS晶体管M10的漏极电流增加，并且NMOS晶体管M12的栅极电压增加。
从而，NMOS晶体管M13的漏极电流增加并且PMOS晶体管M11和NMOS晶体管M13间连接点的电压降低，那就是说，放大器电路6的输出端的电压降低。如上所述，通过放大，输出电压Vout的降低转化为放大器电路6的输出端的电压降低。
另一方面，在第二控制电路7中，由于其栅极作为第二控制电路7的输入端的PMOS晶体管M21的栅极通过电容器C13(耦合电容器)连接到放大器电路6的输出端，第二控制电路7仅能够放大从放大器电路6中输出的信号的交流分量。
在PMOS晶体管M20和M21中的至少一个中，设定一个偏移值，以使当相同的电压输入到PMOS晶体管M20和M21的栅极时，例如PMOS晶体管M20输出相对较大的电流；然而，PMOS晶体管M21仅输出非常小的电流。其结果是，在正常工作状态下，NMOS晶体管M24的栅极电压变得几乎与地电位相同。
将第二控制电路7设计成作为恒流源的PMOS晶体管M19的漏极电流尽可能大以实现高速工作。当来自放大器电路6的输出信号突然变化时，例如，来自放大器电路6的输出信号的电压突然降低时，第二控制电路7在预定时期内控制输出电压控制晶体管M1的工作。那就是说，第二控制电路7通过高速响应放大器电路6的输出信号的电压的突然降低来控制输出电压控制晶体管M1的工作并且增大输出电压Vout。
上面已经具体描述了由于流到负载10的电流突然增加所引起的输出电压Vout突然降低的情况下的工作情况。
当输出电压Vout突然降低时，在第一控制电路5中，由于对输出电压Vout突然变化的响应速度较低，需要时间使得输出电压控制晶体管M1增加输出电流。另一方面，由于放大器电路6能够高速响应输出电压Vout的突然变化，当输出电压Vout突然降低时，首先，仅放大器电路6响应这种情况并且通过放大将输出电压Vout的降低转化为放大器电路6的输出端电压的降低。
另一方面，在第二控制电路7中，当放大器电路6的输出信号的电压突然降低时，通过电容器C13，PMOS晶体管M21的栅极电压降低，PMOS晶体管M21的漏极电流增加，并且NMOS晶体管M24的栅极电压增加。从而，NMOS晶体管M24的漏极电流增加，输出电压控制晶体管M1的栅极电压降低，并且输出电压控制晶体管M1的漏极电流增加。这样，由输出电流io增加所引起的输出电压Vout的降低就能够得到抑制。如上所述，在输出电压Vout降低的初期就能够驱动输出电压控制晶体管M1的栅极，并且能够极大地抑制输出电压Vout的降低。
接下来，将具体说明每个元件的有关常数。
由于电阻R4和电容器C3的时间常数，在输出电压Vout突然降低后的一段时期内，PMOS晶体管M10的栅极电压变得与第一偏置电压Vb1相同。当电阻R4和和电容器C3时间常数变大时，放大器电路6对输出电压Vout变化的响应特性变得极好，并且当时间常数变小时，放大器电路6对输出电压Vout变化的响应特性变得较坏。因此，通过考虑其它因素如电路的布局面积，例如，确定电阻R4的电阻为大约2MΩ并且电容器C3的电容量为大约5pF。
当放大器电路6中的PMOS晶体管M10和M11构成的差动对的偏移值研究好后，PMOS晶体管M10和M11的大小也随之确定。那就是说，确定PMOS晶体管M10的栅极宽度W大约为32μm并且PMOS晶体管M10的栅极长度L大约为2μm，并且PMOS晶体管M11的栅极宽度W大约为40μm并且PMOS晶体管M11的栅极长度L大约为2μm。那就是说，PMOS晶体管M10和M11之间的大小比例确定为大约8∶10。
此外，由于电阻R14和电容器C13的时间常数，在放大器电路6的输出电压突然降低后的一定时期内，PMOS晶体管M21的栅极电压变得与第一偏置电压Vb1相同。当电阻R14和电容器C13的时间常数变大时，第二控制电路7对放大器电路6的输出电压变化的响应特性变得极好，并且当时间常数变小时，第二控制电路7对放大器电路6的输出电压变化的响应特性变得较坏。因此，通过考虑其它因素如电路的布局面积，例如，设定电阻R14的电阻为大约2MΩ并且电容器C13的电容量为大约5pF。
在形成差动对的PMOS晶体管M20和M21的至少一个中，设定一个偏移值，使得当相同的电压输入到PMOS晶体管M20和M21的栅极时，例如，PMOS晶体管M20输出相对较大电流；然而，PMOS晶体管M21仅输出非常小的电流。
当第二控制电路7中的PMOS晶体管M20和M21构成的差动对的偏移值研究好后，PMOS晶体管M20和M21的大小也随之确定。那就是说，确定PMOS晶体管M20的栅极宽度W大约为40μm并且PMOS晶体管M20的栅极长度L大约为2μm，并且PMOS晶体管M21的栅极宽度W大约为32μm并且PMOS晶体管M21的栅极长度L大约为2μm。那就是说，PMOS晶体管M20和M21之间的大小比例确定为大约10∶8。
当输出电压Vout不是突然降低时，NMOS晶体管M24不控制输出电压控制晶体管M1的工作。那就是说，在正常工作条件下，由于第一控制电路5的控制，第二控制电路7不影响输出电压控制晶体管M1的工作。
如上述讨论的，每个元件的常数在电路的设计阶段理想地确定，并且没有考虑在制造过程中上述元件值的偏离。电阻R4和电容器C3的值的变化以及PMOS晶体管M10和M11的偏移值的偏离影响放大器电路6的响应速度和输出电压Vout的稳定性。
为了解决上述问题，制造过程中元件值的偏离所造成的影响可以通过校正PMOS晶体管M10和M11的偏移值来降低。例如，当扩展电阻R4和电容器C3的值变大时，为了降低响应速度，校正PMOS晶体管M10和M11的偏移值使之增加。因此，在保持预定响应速度的情况下能够使得恒压电路1稳定工作。
如上所述，在根据本发明实施例的恒压电路1中，在正常工作状态下，作为具有极好直流特性的误差放大器电路的第一控制电路5控制输出电压控制晶体管M1的工作；因此，输出电压Vout是稳定的。当输出电压Vout突然降低时，在第一控制电路5响应输出电压Vout的突然降低而控制输出电压控制晶体管M1的工作之前，具有高速响应特性的放大器电路6放大输出电压Vout的变化；当通过放大获得的信号的电压突然降低时，第二控制电路7在一个预定时期内控制输出电压控制晶体管M1的工作。因此，输出电压Vout是稳定的。
接下来，研究有一种情况，在这种情况下，例如，电源电压Vcc为5V，输出电压Vout的额定值为4V，并且电容器c2的电容值为1μF。在这种情况下，当流入负载10的电流(输出电流io)在500ns时间内从0mA增加到300mA时，如图2中虚线所示，在如图3所示的恒压电路(现有电路)中，输出电压Vout降低大约400mV，并且即使使用了现有方法，即快速校正了由负载电流的突然增加所引起的输出电压Vout的降低，输出电压Vout从大约降低400mV恢复到大约降低70mV。然而，根据本发明的实施例，在图2中所示的实线中，输出电压Vout的降低能够被限制到大约35mV。图2为表示输出电压Vout、输出电流io和时间之间关系的曲线图。
如上所述，根据本发明的实施例，对由输入电压的突变或者负载电流的突变所引起的输出电压的突变的响应速度能比以前更快。因此，当负载电流经历大的瞬时变化时，能够限制输出电压的降低。因此，能够在没有持续振荡的情况下实现具有极好直流特性和高速响应特性的恒压电路。
进一步，本发明不局限于所示特定实施例，并且在不背离本发明的范围的情况下可以作出各种变化和修改。
本发明基于2005年11月11日向日本特许厅提出的，日本在先专利申请No.2005-327739，在此通过参考全文引用。
权利要求
1.一种恒压电路，该恒压电路将输入到输入端的输入电压转换为预定恒定电压并从输出端输出该预定恒定电压，包括输出电压控制晶体管，相应输入控制信号而输出电流到输出端；以及控制电路部分，该控制电路部分检测输出端的电压并且控制输出电压控制晶体管的工作，这样使得检测到的电压变为预定电压；其中控制电路部分放大从输出端输出的电压的变化，并且当通过放大该变化获得的信号的电压以比预定速度更快的速度突然降低时，使输出电压控制晶体管在预定时期内增加输出电流。
2.如权利要求1所述的恒压电路，其中控制电路部分包括参考电压产生电路部分，产生预定参考电压并输出该预定参考电压；输出电压检测电路部分，检测从输出端输出的电压并产生与检测到的电压成比例的电压并且输出所产生的成比例电压；第一控制电路部分，控制输出电压控制晶体管的工作使得所述成比例电压变为参考电压；放大器电路部分，放大从输出端输出的电压的变化并输出放大后的变化；以及第二控制电路部分，当从放大器电路部分输出的信号的电压以比预定速度更快的速度突然降低的时候，使输出电压控制晶体管在预定时期内增加输出电流，并且第二控制电路部分对从输出端输出的电压的变化的响应速度比第一控制电路部分的响应速度更快。
3.如权利要求2所述的恒压电路，其中放大器电路部分检测从输出端输出的电压的变化的交流分量，放大检测到的交流分量，并且输出放大后的分量。
4.如权利要求2所述的恒压电路，其中放大器电路部分包括第一差动放大器电路，其中向该第一差动放大器电路的第一输入端输入预定的第一偏置电压并且该第一差动放大器电路输出信号到第二控制电路部分，使得第二输入端的电压变为预定第一偏置电压；连接在第一差动放大器电路的第二输入端和输出端之间的第一电容器；以及连接在第一差动放大器电路的第一和第二输入端之间的第一电阻。
5.如权利要求4所述的恒压电路，其中第一差动放大器电路包括形成差动对的晶体管并且设定该晶体管中的至少一个的偏移值，使得当输出端的电压的变化为预定值或者更小时，流到一个晶体管中的电流变得比流到另外一个晶体管的电流小。
6.如权利要求5所述的恒压电路，其中对第一差动放大器电路中的晶体管的偏移值进行校正，使得对在制造过程中放大器电路部分的元件的特性偏离所引起的放大器电路部分响应速度的偏离进行校正。
7.如权利要求2所述的恒压电路，其中第二控制电路部分包括第二差动放大器电路，其中向该第二差动放大器电路的第一输入端输入预定的第一偏置电压，并且该第二差动放大器电路控制输出电压控制晶体管使得第二输入端的电压变为预定的第一偏置电压；连接在第二差动放大器电路的第二输入端和放大器电路部分的输出端之间的第二电容器；以及连接在第二差动放大器电路的第一和第二输入端之间的第二电阻。
8.如权利要求7所述的恒压电路，其中第二差动放大器电路包括形成差动对的晶体管并且设定该晶体管中的至少一个的偏移值，使得当输出端的电压的变化为预定值或者更小时，流到一个晶体管中的电流变得比流到另外一个晶体管的电流小。
9.如权利要求1所述的恒压电路，其中输出电压控制晶体管和控制电路部分集成在一个集成电路上。
10.如权利要求1所述的恒压电路，其中控制电路部分集成在一个集成电路上。
11.一种恒压电路的控制方法，该恒压电路包括输出电压控制晶体管，用于相应输入控制信号而输出电流到恒压电路的输出端；以及控制电路部分，其用于检测输出端的电压并控制输出电压控制晶体管的工作使得检测到的电压变为预定电压，该恒压电路将输入到输入端的输入电压转换为预定恒定电压，并从输出端输出预定恒定电压，该恒压电路的控制方法包括以下步骤放大从输出端输出的电压的变化；以及当通过放大该变化获得的信号的电压以比预定速度快的速度突然降低时，使输出电压控制晶体管在预定时期内增加输出电流。
12.如权利要求11所述的恒压电路的控制方法，其中检测从输出端输出的电压的变化的交流分量，并且通过放大检测到的交流分量来放大从输出端输出的电压的变化。
13.如权利要求11所述的恒压电路的控制方法，其中检测通过放大获得的信号的电压的变化的交流分量，并且当从检测到的交流分量中检测到通过放大获得的信号的电压以比预定速度快的速度突然降低时，使输出电压控制晶体管在预定时期内增加输出电流。
全文摘要
公开了一种恒压电路，其中对输入电压的突变或负载电流的突变的响应速度能很快。在正常工作条件下，具有极好直流特性的第一控制电路(误差放大器电路)控制输出电压控制晶体管的工作并且使输出电压为恒定电压。当输出电压突然降低时，在第一控制电路响应输出电压突然降低而控制输出电压控制晶体管的工作之前，具有高速响应特性的放大器电路放大输出电压的变化，并且当通过放大获得的放大后的电压突然降低时，第二控制电路在预定时期内控制输出电压控制晶体管的工作。这样，输出电压能够为恒定电压。
文档编号G05F1/10GK1983101SQ20061017185
公开日2007年6月20日 申请日期2006年11月13日 优先权日2005年11月11日
发明者水口裕介, 高木义器 申请人:株式会社理光, 阿纳洛格研究股份有限公司