用于校正模拟低压差线性稳压器过冲和下冲的方法及装置的制作方法

专利名称：用于校正模拟低压差线性稳压器过冲和下冲的方法及装置的制作方法
技术领域：
本发明通常涉及模拟集成电路领域。具体地说，本发明涉及模拟电压稳压器。
背景技术：
可提供干净输出信号的电压稳压器是影响模拟集成电路性能的关键因素。当模拟集成电路应用于例如数字相机、手机、手提电脑等要求1.9伏到 3.3伏低电压和低静态电流的便携式电子器件时，所述可提供干净输出信号 的电压稳压器尤为重要。这些模拟集成电路的瞬态响应会造成便携式电子器 件的不可逆损坏，并且经常縮短这些器件的寿命。低压差线性稳压器因其能 为集成电路提供稳定、低噪声和特定值的直流输出电压而被广泛使用。然而， 低压差线性稳压器电路很容易由于下级负载器件的开、关而产生瞬间的过冲 和下冲。图1A为一个现有技术的低压差线性稳压器电路100的示意图。低压差 线性稳压器电路100连接至由负载电流112表示的下级负载。低压差线性稳 压器电路100包括误差放大器101、传输器件102、和包括第一电阻(R。 103和第二电阻(R2) 104的参考网络。低压差线性稳压器电路100产生输出电压(VouT) ， VouT不依赖于输入电压(Vtn)，并和参考电压(Vref)成正比。图1B中示出了表示负载电流112的波形119，和表示输出电压(VOUT) 的波形120。当负载电流112导通时，电流从0mA增加到500mA，所述电 流的增加由波形119中的上升沿119U表示。与之相应地，电容105上的电 压降低，但是低压差线性稳压器电路100不能快速反应来补偿输出电压 (VouT)的突然下降。这样，使得输出电压的瞬态响应中出现下冲误差121。 所述下冲误差121的幅值为A厂^/rA〃C (公式l)，其中C为电容105的 电容值。继续参照图1B，当负载电流112截止时，电流从500mA下降到OmA，所述电流的下降由波形119中的下降沿119D表示。与之相应地，电容105 的电压增大，但低压差线性稳压器电路100不能立即发应来补偿波形120表 示的输出电压(Vow)。这导致输出波形120上出现过冲误差122。所述过 冲误差122的幅度为A广-V"/C (公式2)。通常，为解决低压差线性稳 压器电路100的下冲误差121和过冲误差122，在输出端109和电气接地111 之间连接一个容值为lOpF到100pF的大电容105。公式1和公式2的分母 中的大电容C能降低A厂和A产的幅值。然而，大电容105需占用显著大的 电路板面积，同时也提高了制造成本。此外，大电容105会降低低压差线性 稳压器电路IOO的响应速度。另一方面，使用低容值的电容105来加快反应 速度会导致低压差线性稳压器电路100的不稳定，并增大低压差线性稳压器 电路100中过冲(公式2)。因此，改变电容105的容值(C)并不能解决 过冲和下冲问题。减小公式1和公式2中的反应时间(A,)的另外一个方法 是使用快速误差放大器101，但是快速误差放大器需要昂贵的工艺技术和复 杂的电路设计。因此，需要采用附加电路来解决低压差线性稳压器电路100 中的瞬间过冲和下冲问题。已有多种现有技术尝试用附加电路来解决低压差线性稳压器电路100的 瞬间过冲误差和下冲误差问题。在一种现有技术中，公开了一种电耦接于误 差放大器101和传输器件102之间的输出级补偿电路。在该现有技术的输出 级补偿电路中， 一个或多个分离式传感器件构造为基于输出电流向低压差线 性稳压器电路IOO提供零极点补偿。每个分离式传感器件均构造为补偿合适 范围的输出电流，并增大相关补偿电容的效果。这样，该现有技术的输出级 补偿电路提供了不依赖于输出电流和输出电容需求的、稳定的输出电压 (r。OT)。但是，所公开的该输出级补偿电路并不能解决过冲误差和下冲误 差问题。此外，该现有技术的电路不能提供满足低静态电流需求和小硅片面 积经济性需求的方案。因此，需要一种过冲和下冲校正电路及其方法以实现低压差线性稳压器 电路的快速反应，从而解决过冲误差和下冲误差问题。此外，还需要一种过 冲和下冲校正电路以避免消耗大的静态电流，且避免占用大的电路板面积。 本发明能满足上述要求。发明内容为避免上述现有技术中存在的缺陷，本发明旨在提供一种用于校正过冲 误差和下冲误差的装置及方法。根据本发明的该装置及方法，由于在正常工 作状态下，过冲校正电路和下冲校正电路处于截止模式，因此过冲校正电路 和下冲校正电路具有很低的静态功耗。为实现上述发明目的，本发明采用的技术方案如下本发明提供了一种 用于模拟集成电路的误差校正电路，所述误差校正电路具有输入端和输出端 且包括下冲校正电路，其电耦接为用于检测所述模拟集成电路中的下冲误 差，只有当在所述输出端检测到所述下冲误差时，下冲校正电路才运行以改 进所述模拟集成电路的反应时间；以及过冲校正电路，其电耦接为用于检测 所述模拟集成电路中的过冲误差，只有当在所述输出端检测到所述过冲误差 时，过冲校正电路才运行减小所述模拟集成电路的反应时间。作为本发明的一种优选方案， 一旦检测到所述过冲误差，所述过冲校正电路运行以创建电通路来补偿所述过冲误差。作为本发明的一种优选方案，通过将所述过冲校正电路的电气特性从高 阻抗状态改变为低阻抗状态来激活所述过冲校正电路，以及通过将所述下冲 校正电路的电气特性从高阻抗状态改变为低阻抗状态来激活所述下冲校正 电路。作为本发明的一种优选方案，所述下冲校正电路还包括输入级电路， 其包括输入端，所述输入端电耦接为用于检测所述模拟集成电路的所述输出 端中的所述下冲误差；差分级电路，其电耦接至所述输入端；以及输出级电 路，其电耦接至所述差分级电路和所述模拟集成电路， 一旦检测到所述下冲 误差，所述差分级电路和所述输出级电路激活以产生一校正信号，所述校正 信号能改善所述模拟集成电路的反应时间。作为本发明的一种优选方案，所述输入级包括电耦接至电容的高速AB 类缓冲器。作为本发明的一种优选方案，所述差分级电路还包括第一NMOS晶体 管，其电耦接至第二NMOS晶体管，所述的第一NMOS晶体管的栅极电耦 接至所述第二NMOS晶体管的栅极，所述第一NMOS晶体管的源极电耦接 至第一电阻的第一端和所述输入级电路，所述第一电阻的第二端电耦接至电气接地，所述第二NMOS晶体管的源极电耦接至第二电阻的第一端，所述第 二电阻的第二端电耦接至所述电气接地；以及偏置电路，电耦接至所述第一 NMOS晶体管和所述第二 NMOS晶体管，其中所述偏置电路偏置所述第一 NMOS晶体管和所述第二 NMOS晶体管，所述第一 NMOS晶体管和所述第 二NMOS晶体管的漏极电耦接至所述偏置电路。作为本发明的一种优选方案，所述偏置电路包括第一电流源，其包括 第一 PMOS晶体管和第二 PMOS晶体管，所述第一 PMOS晶体管的栅极电 耦接至所述第二 PMOS晶体管的栅极，所述第一 PMOS晶体管的漏极电耦 接至所述第一 NMOS晶体管的漏极和所述输出级电路，所述第二 PMOS晶 体管的漏极电耦接至所述第二 NMOS晶体管的漏极和所述第二 PMOS晶体 管的栅极，所述第一 PMOS晶体管的源极电耦接至所述第二 PMOS晶体管 的源极和电源电压；以及第二电流源，其具有第一端和第二端，所述第一端 电耦接至所述电源电压；第三NMOS晶体管，其漏极电耦接至所述第二电流 源的第二端，所述第三NMOS晶体管的栅极电耦接至所述第一NMOS晶体 管和所述第二NMOS晶体管的栅极和所述第三NMOS晶体管的漏极，所述 第三NMOS晶体管的源极电耦接至第三电阻的第一端，所述第三电阻的第二 端电耦接至所述电气接地。作为本发明的一种优选方案，输出级电路是PMOS晶体管，所述PMOS 晶体管的栅极电耦接至所述第一NMOS晶体管的漏极，所述PMOS晶体管 的漏极构成所述输出端、且电耦接至所述模拟集成电路，所述PMOS晶体管 的源极电耦接至电源电压。作为本发明的一种优选方案，所述过冲校正电路还包括差分级电路， 其电耦接至所述模拟集成电路的输出端；以及输出级电路，其电耦接至所述 差分级电路和所述模拟集成电路。作为本发明的一种优选方案，所述差分级电路还包括第一PNP双极结 型晶体管，其电耦接至第二PNP双极结型晶体管，所述第一PNP双极结型 晶体管的基极电耦接至所述第二 PNP双极结型晶体管的基极，所述第一 PNP 双极结型晶体管的发射极电耦接至电阻的第一端，所述电阻的第二端电耦接 至所述模拟集成电路，所述第二 PNP双极结型晶体管的发射极电气构成所述 输入端，接收所述模拟集成电路的所述输出信号；以及偏置电路，电耦接至所述第一 PNP双极结型晶体管和所述第二 PNP双极结型晶体管，所述偏置 电路偏置所述差分级，所述第一 PNP双极结型晶体管和所述第二 PNP双极 结型晶体管的集电极电耦接至所述偏置电路。作为本发明的一种优选方案，所述偏置电路包括第一电流源，其包括第一 NPN双极结型晶体管和第二 NPN双极结型晶体管，所述第一 NPN双 极结型晶体管的基极电耦接至所述第二 NPN双极结型晶体管的基极，所述 第一 NPN双极结型晶体管的集电极电耦接至所述第一 NPN双极结型晶体管 的基极和所述第一 PNP晶体管的集电极，所述第二 NPN双极结型晶体管的 集电极电耦接至所述第二 PNP双极结型晶体管的集电极和所述输出级电路， 所述第一 NPN双极结型晶体管的发射极电耦接至所述第二 NPN双极结型晶 体管的发射极和电气接地；第二电流源，其具有第一端和第二端，所述第二 电流源的第一端电耦接至所述电气接地；以及第三PNP双极结型晶体管，所 述第三PNP双极结型晶体管的集电极电耦接至所述第三PNP双极结型晶体 管的基极和所述第一 PNP、第二 PNP双极结型晶体管的基极和所述第二电流 源的第二端，所述第三PNP双极结型晶体管的发射极电耦接至所述电阻的第 一端和所述第一 PNP双极结型晶体管的发射极。作为本发明的一种优选方案，所述输出级电路包括NMOS晶体管，所述 NMOS晶体管的栅极电耦接至所述第二 PNP双极结型晶体管的集电极，所 述NMOS晶体管的漏极电耦接至所述模拟集成电路和所述第二 PNP双极结 型晶体管的发射极，所述NMOS晶体管的源极电耦接至所述电气接地。本发明的另一种技术方案如下 一种校正模拟集成电路中的过冲误差和 下冲误差的方法，包括使用误差校正电路来感测所述模拟集成电路中的过 冲误差或下冲误差，所述误差校正电路包括过冲校正电路和下冲校正电路；当检测到所述过冲误差或下冲误差时，产生校正信号，否则，继续过冲误差或下冲误差的感测步骤；以及使用所述校正信号使所述模拟集成电路立即反 应，从而充分减小所述过冲误差和下冲误差。作为本发明的一种优选方案，还包括如下的步骤偏置所述下冲校正电 路，以使得在正常工作状态下所述下冲校正电路截止，以及当检测到所述下 冲误差时所述下冲校正电路导通。作为本发明的一种优选方案，还包括如下的步骤偏置所述过冲校正电路，以使得在正常工作状态下所述过冲校正电路截止，当检测到所述过冲误 差时所述过冲校正电路导通。作为本发明的一种优选方案，还包括如下的步骤将所述下冲校正电路 和所述过冲校正电路耦接到所述模拟集成电路。作为本发明的一种优选方案，还包括如下的步骤当检测到所述过冲误 差时创建电通路以减小所述过冲误差。本发明的又一种技术方案如下 一低压差线性稳压器电路，包括误差 放大器，其包括第一输入端、第二输入端、和输出端；传输器件，其以串连 的方式电耦接至所述误差放大器的输出端，以接收来自所述误差放大器的校 正信号；以及误差校正电路，其包括下冲校正电路，其电耦接为用于检测 所述低压差线性稳压器电路输出信号的下冲误差，所述下冲校正电路能运行 以通过改进所述低压差线性稳压器电路的反应时间来充分减小所述下冲误 差，其中一旦检测到所述下冲误差，所述下冲校正电路被激活且运行，以使 得所述低压差线性稳压器电路立即开始对所述输出信号进行补偿；以及过冲 校正电路，其电耦接为用于检测所述输出信号的过冲误差，所述过冲校正电 路能运行以通过改进所述低压差线性稳压器电路的反应时间来充分减小所 述过冲误差，其中一旦检测到所述过冲误差，所述过冲校正电路被激活且允 许，以使得所述低压差线性稳压器电路立即开始对所述输出信号进行补偿。作为本发明的一种优选方案，当未检测到所述下冲误差时，所述下冲校 正电路处于截止状态，当检测到所述的下冲误差时，所述下冲校正电路被激 活且运行，以使得所述低压差线性稳压器电路开始对所述输出信号进行补 偿，从而充分减小下冲误差，所述下冲校正电路还包括输入级电路，其包 括电耦接为用于检测所述下冲误差的输入端；差分级电路，其电耦接至所述 输入端；以及输出级电路，其电耦接至所述差分级电路和所述误差放大器。作为本发明的一种优选方案，当未检测到所述的过冲误差时，所述过冲校正电路处于截止状态，当检测到所述的过冲误差时，所述过冲校正电路被 激活且运行，以使得所述低压差线性稳压器电路对所述输出信号进行补偿， 所述过冲校正电路还包括差分级电路，其电耦接为用于检测所述低压差线 性稳压器电路中的过冲误差；以及输出级电路，其电耦接至所述差分级电路 和所述误差放大器。作为本发明的一种优选方案，所述传输器件为功率晶体管，该功率晶体 管包括栅极端、源极端、和漏极端，所述栅极端电耦接至所述误差放大器的所述输出端，所述漏极电电耦接为用于接收来自所述误差放大器的校正信口万。作为本发明的一种优选方案，还包括一分压网络，其电耦接至所述误差 放大器的所述输出端和所述传输器件。作为本发明的一种优选方案，其中，所述误差放大器为一低输入偏置误 差放大器，且包括输入差分级；增益级，其电耦接至所述输入差分级，所 述增益级还包括电耦接至运算放大器电路的共射-共基电路；以及输出级，其 电耦接至所述运算放大器电路。作为本发明的一种优选方案，所述运算放大器电路还包括电耦接至多个 电流镜的差分对，其中所述运算放大器电路和所述共射-共基电路构成共模反 馈回路，并且其中所述运算放大器电路向所述共射-共基电路提供共模偏置。作为本发明的一种优选方案，所述共射-共基电路还包括第一共射-共基晶体管和第二共射-共基晶体管，所述第一共射-共基晶体管和所述第二共射-共基晶体管电耦接在一起，并电耦接至所述输入差分级以构成折叠共射-共基 差分对。本发明的一个优点在于，由于在正常工作状态下，过冲校正电路和下冲 校正电路处于截止模式，因此过冲校正电路和下冲校正电路具有很低的静态功耗。


附图结合于此并作为本说明书的一部分，示出了本发明的实施例，并且 与说明书 一起用来解释本发明的原理。图1A是现有技术中的易受过冲和下冲影响的低压差线性稳压器的示意图；图1B是图1A所示的现有技术中的低压差线性稳压器的负载电流和输出 电压的波形图；图2是根据本发明的一个实施例的框图，图中示出了电连接至误差校正 电路的模拟集成电路(IC)，该误差校正电路包括分离的过冲校正电路和下冲校正电路；图3是根据本发明的一个实施例的低压差线性稳压器电路的示意图，该 低压差线性稳压器电路使用图2中的误差校正电路来减小过冲误差和下冲误 差；图4是根据本发明的一个实施例的下冲校正电路的完整示意图； 图5是根据本发明的一个实施例的过冲校正电路的完整示意图；图6是根据本发明的一个实施例的带有误差校正电路的低压差线性稳压 器电路的完整示意图；图7是根据本发明的一个实施例的低输入偏置误差放大器的完整示意 图，该低输入偏置误差放大器用在低压差线性稳压器电路中以用于减小该低 压差线性稳压器电路中的过冲误差和下冲误差；图8是根据本发明的一个实施例的在模拟集成电路中校正过冲误差和下冲误差的方法的流程图。
具体实施方式
现参照附图所示出的示例对本发明的优选实施例进行详细地描述。尽管 结合优选实施例对本发明进行描述，但是，可以理解的是，本发明并不局限 于这些实施例。相反地，本发明旨在覆盖由所附的权利要求限定的、不背离 本发明精神的所有替代、修改和等同。此外，在本发明说明书的下述具体描 述中，多处特定的限定是为了对本发明提供彻底的理解。然而，对于任何本 领域的普通技术人员来说显然的是，不进行这些特定的限定也可实践本发 明。此外，为了避免本发明的方案过于冗长，众所周知的方法、程序、元件 以及电路在下述具体的描述中省去了。参照图2，该图中示出了根据本发明的一个实施例的误差校正电路，该 误差校正电路电耦接以处理模拟集成电路系统中的过冲误差和下冲误差。模 拟集成系统200包括电连接至误差校正电路220的模拟集成电路210。根据 本发明的一个实施例，误差校正电路220还包括分离的下冲校正电路201和 过冲校正电路202。下冲校正电路201用来处理下冲误差，过冲校正电路202 用来处理过冲误差。从结构上来说，模拟集成电路210包括接收输入电压(4)的输入端第二粉末填充到粉末容器中，该第二粉末包括具有最高比重的粉末；和
在粉末容器内的第 一粉末颗粒中的空气被释放并且第 一粉末的体积由 此减小并随后保持稳定之前，完成第二粉末的填充。
9、 如权利要求8所述的成像设备，还包括显影剂排出装置，用于将 显影剂从显影剂容纳部排出。
10、 一种显影剂补充方法，用于将含有不同比重的调色剂和载体的显 影剂，从显影剂容器补充到显影装置中，该方法包括步骤
将空气与所述调色剂混合，然后将空气引入到调色剂的颗粒中以增加 调色剂的体积；
在开始将调色剂填充到显影剂容器中之后，开始将载体填充到该显影 剂容器中；和
在从显影剂容器内的调色剂的颗粒中释放空气并由此调色剂的体积减 小并随后保持稳定之前，完成载体的填充；和
将显影剂从填充有包含调色剂和载体的显影剂的显影剂容器中排出， 以将显影剂补充到显影装置中。
11、 一种粉末填充的粉末容器的制造方法，用于制造一种粉末容器， 该粉末容器填充有至少两种不同比重的粉末，该方法包括步骤
将空气与所述至少两种粉末的第一粉末相混合，然后将空气引入到第 一粉末的颗粒中以增加第一粉末的体积，其中该第一粉末包括不包含具 有最高比重的粉末的至少 一 种粉末；
在开始将第一粉末填充到粉末容器中之后，开始将至少两种粉末中的 第二粉末填充到粉末容器中，该第二粉末包括具有最高比重的粉末；和
在粉末容器内的第 一粉末颗粒中的空气被释放并且第 一粉末的体积由 此减小并随后保持稳定之前，完成第二粉末的填充。统200能产生没有过冲误差和下冲误差的干净的输出电压(K。"0 。而且， 由于仅在检测到过冲误差和下冲误差时过冲校正电路202和下冲校正电路 201才被激活，因此误差校正电路220在没有消耗大量静态电流的情况下， 有效地处理和解决了输出电压(&"o中的过冲误差和下冲误差，低静态电 流意味着低功耗。再次参照图3，该图中示出了根据本发明的一个实施例的低压差线性稳 压器电路300，该低压差线性稳压器电路300包括用以减小过冲误差和下冲 误差的过冲校正电路202和下冲校正电路201。下冲校正电路201的输入端 432在节点^电连接至输出端209以检测输出电压(K。"0中的下冲误差。 下冲校正电路201的输出端433电耦接至误差放大器101的输出级(未示出)。 一旦输出电压(K。"0中出现下冲误差，下冲校正电路201即产生校正信号， 以使得误差放大器101立刻反应，从而减小低压差线性稳压器电路300的反 应时间A"继续参照图3，过冲校正电路202的输入端501在节点^电连接至输出 端209以感测输出电压(F。"0 ，即检测该输出电压上的任何过冲。过冲校 正电路202的输出端528在节点^电连接至传输晶体管102的栅极。在没有 过冲误差的正常状态下，传输晶体管102的栅极的电压大于输出电压(^"0。 但是，当流过输出端209的输出电流突然从500mA下降至OmA时，传输晶 体管101不能立刻截止，这使得节点^处的输出电压(「。"0增大。这导致 了如图1B中所示的输出电压(F。"0的瞬态响应中的过冲误差。 一旦检测到 过冲误差，过冲校正电路202即被激活并产生校正信号以阻止传输晶体管102 继续为电容(C) 105提供电流。从而消除了过冲误差。接着参照图4，该图中为根据本发明的一个实施例的下冲校正电路的详 细示意图。下冲校正电路201的工作原理如前所述，其包括输入级电路410 和输出级电路430，该输入级电路410电耦接至差分级电路420。在本发明 的一个实施例中，输入级电路410包括缓冲器411，该缓冲器411与电容412 串联。缓冲器411的输入端电连接至输入端432。缓冲器411的输出端通过 电容412电耦接至差分级电路420。在一个实施例中，缓冲器411为快速AB 类缓冲器。在一个实施例中，缓冲器411为用以缓冲输出电压(F。"0的简 单缓冲器。任何在缓冲器411中由输出电压(K。"0中的下冲误差引起的电压降都会导致电容412放电。差分级电路420是包括第一NMOS晶体管421 和第二 NMOS晶体管422的快速放大器。第一 NMOS晶体管421的栅极电 连接至第二 NMOS晶体管422的栅极。第一 NMOS晶体管421的源极电连 接至第一电阻425和电容412。第二 NMOS晶体管422的源极电连接至第二 电阻426。第一电阻425和第二电阻426的第二端均电连接至电气接地111。 第一 NMOS晶体管421和第二 NMOS晶体管422均由偏置电路偏置，该偏 置电路包括第一电流源428，第一 PMOS晶体管423，第二 PMOS晶体管424 和第三NMOS晶体管427。第一PMOS晶体管423的栅极电连接至第二PMOS 晶体管424的栅极和漏极。第一 PMOS晶体管423的漏极顺次连接至第一 NMOS晶体管421的漏极和输出级电路430。第二 PMOS晶体管424的漏极 电连接至第二 NMOS晶体管422的漏极以及第一 PMOS晶体管423和第二 PMOS晶体管424的栅极。第一PMOS晶体管423的源极电连接至第二 PMOS 晶体管424的源极和电源电压(F 0 110。第一电流源428的一端电连接至 电源电压(Kcc) 110。第一电流源428的另一端电连接至第三NMOS晶体管 427的漏极和栅极。第三NMOS晶体管427的栅极电连接至第一 NMOS晶 体管421和第二 NMOS晶体管422的栅极。第三NMOS晶体管427的源极 电连接至第三电阻429。第三电阻429的另一端电连接至电气接地111。输 出级电路430包括PMOS晶体管431。 PMOS晶体管431的栅极电连接至第 一 PMOS晶体管423和第一 NMOS晶体管421的漏极。PMOS晶体管431 的源极电连接至电源电压(Fcc) 110。最后，PMOS晶体管431的漏极形成 输出端433。在一个实施例中，第一电阻425，第二电阻426和第三电阻429 均为100 KQ，第一电流源428为4 ^A，电源电压(Kcc) 110为2.5V。在 本发明的一个实施例中，第一电流源428为电连接在电源电压(F 0 110与 第三NMOS晶体管427的漏-栅极之间的电阻(未示出)。在一个实施例中， 第一电流源为提供恒定偏置电流的有源电流镜。现参照图5，该图为详细示出了根据本发明的一个实施例的过冲校正电 路的示意图。过冲校正电路202包括电耦接至差分级电路520的输出级电路 510。在本发明的一个实施例中，输出级电路510包括NMOS晶体管511。 差分级电路520包括第一 PNP双极结型晶体管521和第二 PNP双极结型晶 体管522，第一 PNP双极结型晶体管521和第二 PNP双极结型晶体管522均由偏置电路偏置，该偏置电路包括第一 NPN双极结型晶体管523、第二 NPN双极结型晶体管524、第三PNP双极结型晶体管525和恒定电流源526。 特别地，第一PNP双极结型晶体管521的发射极电连接至电阻527的第一端。 电阻527的另一端形成输出端528。第一 PNP双极结型晶体管521的基极和 第二 PNP双极结型晶体管522的基极电连接在一起。第一 PNP双极结型晶 体管521的集电极电连接至第一NPN双极结型晶体管523的集电极和基极。 第二 PNP双极结型晶体管522的集电极电连接至第二 NPN双极结型晶体管 524的集电极。第一 NPN双极结型晶体管523和第二 NPN双极结型晶体管 524的基极电连接在一起。第一 NPN双极结型晶体管523和第二 NPN双极 结型晶体管524的发射极电连接在一起，并连接至电气接地lll。第一PNP 双极结型晶体管521的基极和第二 PNP双极结型晶体管522的基极电连接至 第三PNP双极结型晶体管525的基极。第三PNP双极结型晶体管525的集 电极电连接至它的基极和恒定电流源526。恒定电流源526的另一端电连接 至电气接地lll。在本发明的一个实施例中，恒定电流源526具有恒定的电 流值1(^A 。第三PNP双极结型晶体管525的发射极电连接至第一 PNP双极 结型晶体管521的发射极和电阻527的第一端。第二 PNP双极结型晶体管 522的发射极电连接至输出级电路510中的NMOS晶体管511的漏极端。 NMOS晶体管511的栅极电连接第二 PNP双极结型晶体管522和第二 NPN 双极结型晶体管524的集电极交叉点处。NMOS晶体管511的源极电连接至 电气接地111。 NMOS晶体管511的漏极电连接至第二 PNP双极结型晶体管 522的发射极和输入端501。现参照图6，该图示出了根据本发明的一个实施例的、具有下冲校正电 路201和过冲校正电路202的低压差线性稳压器电路600的完整示意图。在 本发明的一个实施例中，图2中的模拟集成系统200为低压差线性稳压器电 路600，其包括均制作在同一芯片上的误差放大器601、传输器件610、过冲 校正电路202和下冲校正电路201。在本发明的一个实施例中，误差放大器 601为现有技术中的误差放大器101。在另一个实施例中，误差放大器601 为在后文中将详述的低输入偏置误差放大器700。误差放大器601包括第一 输入端(同相输入端)602、第二输入端(反相输入端)603和输出端604。 第一输入端602接收参考电压(F^)，该参考电压(F^)可由参考电压源(未示出)产生。第二输入端603从传输器件610接收比例采样电压(K )。 在本发明的一个实施例中，传输器件610为NMOS晶体管611。该NMOS 晶体管611的漏极连接至低压差线性稳压器电路600的输入端612，在该输 入端612接收未经调整的输入信号(4) 。 NMOS晶体管611的栅极连接 至误差放大器601的输出端604。 NMOS晶体管611的源极连接至反馈电路 620，该反馈电路620还包括第一采样电阻(《)621和第二采样电阻(& ) 622。 NMOS晶体管611的源极还连接至容值为C的电容623。电容623的 另 一端与ESR电阻624串连。ESR电阻624的另 一端电连接至电气接地111 。 ESR电阻624是电容623的"等效串联电阻"。特别地，NMOS晶体管611的源极连接至第一采样电阻(《)621。第 一采样电阻(《)621与第二采样电阻(《)622串联，并连接至误差放大 器601的第二输入端603。第二采样电阻(A) 622的另一端电连接至电气 接地111。继续描述图6中的低压差线性稳压器电路600，下冲校正电路201的输 入端432在节点^电连接至低压差线性稳压器电路600的输出端630，以感 测输出电压^w，即感测任何的下冲误差。下冲校正电路201的缓冲器411 对输出电压r。w'进行缓冲。下冲校正电路201的输出端433电耦接至误差放 大器601的输出级(未示出)，从而在下冲误差出现时，下冲校正电路201 使误差放大器601向NMOS晶体管611发出校正信号。过冲校正电路202 的输入端501电连接至输出端630，以感测输出电压(F。"0 ，即感测节点^ 上的任何过冲误差。过冲校正电路202的输出端528连接为在节点^处控制 NMOS晶体管611的栅极。低压差线性稳压器电路600的输出端630电连接 至由电流值为&的负载电流112和电容623表示的负载。参照以上对图6的描述，低压差线性稳压器电路600的工作原理如下。 误差放大器610将参考电压r，和比例采样电压「^皿进行比较，并产生校正 信号以调整NMOS晶体管611两端的电压降，以满足「，=^皿。当输出电 压(7，)上不存在任何过冲误差和下冲误差时，下冲校正电路201和过冲 校正电路202处于截止状态。当在输入端432检测到下冲误差时，下冲校正 电路201被激活，并加快误差放大器601的反应速度以补偿输出电压(F。"0 上的下冲误差。特别地，在没有下冲误差的正常工作状态下，输入端432的电位为输出电压(K。"0的直流分量。该电位由缓冲器411缓冲。由于第二NMOS晶体管422导通并将更多的电流从其栅极拉到电气接地111，因此， 第一 NMOS晶体管421处于截止模式。这是因为第二 NMOS晶体管422在 物理上比第一 NMOS晶体管421大。由于第一 NMOS晶体管421的栅极电 压被第二NMOS晶体管422拉至电气接地111，因此第一NMOS晶体管421 截止。在正常工作状态下，由第一 PMOS晶体管423和第二 PMOS晶体管 424组成的有源偏置电流源被偏置，从而使得PMOS晶体管431处于截止状 态，没有电流从输出端433流出。因而，在输出端630没有下冲误差的正常 工作状态下，下冲校正电路201处于高阻抗状态，也就是说，没有电流从输 出端433流出。再次参照图6，当产生下冲误差时，缓冲器411迅速地感测到输入端432 的电压降。从而在电容412的另一端产生相应的电压降。在第一NMOS晶体 管421的源极的第二电阻425两端产生压降。响应此源极处的压降，栅极和 源极间的电压差变大，且第一NMOS晶体管421导通，将PMOS晶体管431 的栅极的电压拉至电气接地111。 PMOS晶体管431此时导通，并将输出端 433的电压增大至电源电压^110。输出端433处电压的增大导致误差放大 器601反应并开始补偿下冲误差。因此，当输出端630处出现下冲误差时， 下冲校正电路201处于低阻抗状态，并导致电流从输出端433流至误差放大 器60U继续参照图6，在输出端630未检测到过冲误差的正常工作状态下，过 冲校正电路202处于截止状态。特别地，当未检测到过冲误差时，NMOS晶 体管611的栅极处的电压在节点^处比输出端630的电压高。因此，在过冲 校正电路202中，输出端528的电压比输入端501的电压高。等同地，第一 PNP双极结型晶体管521的发射极的电压比第二 PNP双极结型晶体管522 的发射极的电压高。在这种情况下，第一PNP双极结型晶体管521比第二 PNP双极结型晶体管522导通充分。这样，更多的电流流入二极管接法NPN 双极结型晶体管524的集电极。因此，NPN双极结型晶体管523和524构成 的电流镜会使NPN双极结型晶体管524导通，将NMOS晶体管511的栅极 拉至电气接地111。在正常的工作状态下，NMOS晶体管511处于截止模式， 因而，过冲校正电路202处于高阻抗态。另一方面， 一旦在输入端501处检测到过冲误差，则过冲校正电路被激 活以消除过冲误差。特别地，当正常工作状态被打破，且检测到过冲误差时，图1B所示的过冲误差122的电压的增大导致输入端501的电压比输出端528 的电压大。与此相应地，第二PNP双极结型晶体管522导通，第一PNP双 极结型晶体管521截止。这导致电流流过第二PNP双极结型晶体管522的集 电极，并将它的输出拉高。此时NMOS晶体管511导通，将过冲误差的超额 电压拉至电气接地lll。同时，第一PNP双极结型晶体管521截止。如图7所示，在本发明的一个实施例中，用在低压差线性稳压器电路600 中的误差放大器610包括低输入偏置误差放大器700。本发明中的低输入偏 置误差放大器700包括输入差分级710、增益级720和输出级760。输入差 分级710由PNP双极结型晶体管711和712组成，且构成跨导放大器。增益 级720电耦合在输入差分级710和输出级760之间，且可操作为用于向低输 入偏置误差放大器700提供增益，并阻止偏置电流流回输入差分级710。为 了实现上述功能，增益级720还包括共射-共基电路730和运算放大器电路 740。共射-共基电路730由共射-共基的双极结型晶体管732和733组成，且 电耦接至输入差分级710以构成差分折叠共基-共射电路。运算放大器电路 740包括差分对747-748，多个电流镜741-742、 743-744和745-746。运算放 大器电路740与差分折叠共射-共基电路串联，并为其提供共模偏置，从而使 偏置电流不能流回输入差分级710。在操作中，为了获得非常低的输入偏置电压，误差放大器700采用共模 反馈方法来将共射-共基电路730，特别地，晶体管732和733的集电极电压 保持在恒定的直流电压，该电压2倍于基极发射极电压(从电气接地lll)(2*&￡ )。运算放大器电路740中的差分对747和748补偿晶体管732和 733的集电极至它们的基极电压。因此，节点^和&具有相同的共模直流电 压。这样，由于双极结型晶体管732和733的厄尔利效应，误差放大器700 使输入级处引入的直流偏置最小化。此外，本发明的这个实施例还提供了对 噪音更为免疫的差分电压。用在低压差线性稳压器电路600中的误差放大器700，与Farhood Moraveji的美国专利申请(该申请的题目为"Low Input Offset Amplifier and Method of Making Same"，并与本申请同一天提交)中描述的低输入偏置误差放大器相同，该申请的全部内容结合于此作为参考。现参照图8，该图为示出了根据本发明的一个实施例的在模拟集成电路中减小过冲误差和下冲误差的方法800的流程图。该方法800包括采用分离 的过冲校正电路和下冲校正电路来检测输出信号中是否有过冲误差和下冲 误差的步骤，当检测到过冲误差或下冲误差时，产生校正信号，并采用校正 信号来刺激模拟集成电路，以加快反应速度，从而减小过冲或下冲误差。该 方法800通过改进模拟集成电路的响应时间(AO来减小输出信号中的过冲 误差或下冲误差，且不消耗大量的静态电流。等同地，该方法800在不论在 检测到过冲误差还是在检测到下冲误差时，都可动态地调整模拟集成电路的 回路带宽。而且，在过冲误差发生时，创建电通路以消耗过冲误差中携带的 多余能量。现参照步骤801，在该步骤中，用下冲校正电路和过冲校正电路来感测 模拟集成系统的输出信号。电耦接过冲校正电路的输入端，以感测模拟集成 电路的输出电压，即感测任何的过冲误差。下冲校正电路用于感测模拟集成 电路的输出电压，即感测任何的下冲误差。步骤801可采用本发明的下冲校 正电路201和过冲校正电路202来实现。电耦接下冲校正电路201，以感测 模拟集成系统600的输出电压(K。"0 。高速AB类缓冲器411可检测到输 出电压电平的突然下降。另一方面，过冲校正电路202通过将输出电压(K。^ ) 与位于NMOS晶体管611的栅极的节点^处的电压进行比较来感测输出电 压(K。"o 。在没有过冲的正常工作状态下，节点^处的电压大于输出电压 (7。OT)。当负载电流112断开时，会导致输出电压(F。"0上出现如图IB 中波形122所示的增加。此时，输出电压(F。"0大于节点^处的电压。过 冲校正电路202检测节点^和输出端630之间的电压关系。在参照步骤802，在该步骤中，在感测到输出电压后，判断是否检测到 过冲误差或下冲误差。即，判断过冲校正电路或下冲校正电路的状态是否有 改变。步骤802由下冲校正电路201的差分级电路420和过冲校正电路202 的差分级520实现。在正常操作状态下，差分级420处于截止模式。即，第 一 NMOS晶体管421和第一 PMOS晶体管423处于截止模式。 一旦输入端 432上出现电压降，缓冲器411会检测到该电压降。电阻425两端的电压随 之下降。电阻425两端的电压的下降导致第一NMOS晶体管421导通，并将PMOS晶体管431的栅极拉向电气接地111，使得PMOS晶体管431导通。 结果，使得输出端433变高，且送出校正信号。类似地，当在输入端501上 检测到有过冲误差时，改变过冲校正电路202的差分级520的电气特性。在 正常工作状态下，第一PNP双极结型晶体管521导通，第二PNP双极结型 晶体管522截止。当出现过冲误差时，输出电压(F。"0上升，使得第二PNP 双极结型晶体管522导通。从而第一PNP双极结型晶体管521截止。因此， 在过冲误差发生时过冲校正电路202的状态改变。现参照步骤803，在该步骤中，当输出电压(F。〃0没有变化时，下冲 校正电路201和过冲校正电路202的电气特性不变。继续回到步骤801检测 过冲误差和下冲误差。参照步骤804，在该步骤中，当过冲校正电路或下冲校正电路的电气特 性改变时，产生校正信号。步骤804由下冲校正电路201的PMOS晶体管 431和过冲校正电路202的第二 PNP双极结型晶体管522实现。特别地，当 下冲校正电路201的电流状态改变时，PMOS晶体管431导通，将输出端433 拉至电源电压(^c)110，从而将校正信号送出至误差放大器601。在过冲校正 电路202中，第二PNP双极结型晶体管522的基极电流的减小导致第一PNP 双极结型晶体管521的基极电流减小。因而在输出端528的电阻527两端产 生电压降。最后，参照步骤805，在该步骤中，校正信号使得模拟集成电路对下冲 误差和过冲误差的反应速度加快。因而步骤805改进了模拟集成电路的反应 时间A"从而减小了下冲误差和过冲误差的幅值。步骤805由下冲校正电路 201的输出端433处的信号实现。校正信号使误差放大器601在传输晶体管 611的栅极产生校正电流，从而对下冲问题进行补偿。另一方面，校正信号 使传输晶体管611截止，从而消除过冲问题。此外，在本发明的一个实施例 中，方法800还包括为输出信号提供电通路以减小过冲误差的步骤。这个步 骤由NMOS晶体管511形成的电通路实现。显然地，基于上述技术可对本发明进行各种变型和修改。因此可以理解 的是，在所附权利要求的范围内，本发明可通过其它的方式，而非在此所描 述的特定方式来实践。当然还应该理解的是，前述的公开为本发明的优选实 施例(或实施例)，其它的变型也不背离本发明的精神、且落入所附权利要求界定的本发明的范围之内。尽管在此仅公开了本发明的优选实施例，对于 本领域的普通技术人员来说，在落入所附权利要求限定的本发明的范围之 内、且不背离本发明的精神的前提下，可以想到和实践本发明的其它变型。
权利要求
1、一种用于模拟集成电路的误差校正电路，所述误差校正电路具有输入端和输出端且包括下冲校正电路，其电耦接为用于检测所述模拟集成电路中的下冲误差，只有当在所述输出端检测到所述下冲误差时，所述下冲校正电路才运行以改进所述模拟集成电路的反应时间；以及过冲校正电路，其电耦接为用于检测所述模拟集成电路中的过冲误差，只有当在所述输出端检测到所述过冲误差时，所述过冲校正电路才运行以改进所述模拟集成电路的反应时间。
2、 根据权利要求1所述的误差校正电路，其中， 一旦检测到所述过冲 误差，所述过冲校正电路运行以创建电通路来补偿所述过冲误差。
3、 根据权利要求1所述的误差校正电路，其中，通过将所述过冲校正 电路的电气特性从高阻抗状态改变为低阻抗状态来激活所述过冲校正电路； 以及通过将所述下冲校正电路的电气特性从高阻抗状态改变为低阻抗状态 来激活所述下冲校正电路。
4、 根据权利要求1所述的误差校正电路，其中，所述下冲校正电路还 包括输入级电路，其包括输入端，所述输入端电耦接为用于检测所述模拟集 成电路的所述输出端中的所述下冲误差；差分级电路，其电耦接至所述输入端；以及输出级电路，其电耦接至所述差分级电路和所述模拟集成电路， 一旦检 测到所述下冲误差，所述差分级电路和所述输出级电路激活以产生校正信 号，所述校正信号能改善所述模拟集成电路的反应时间。
5、 根据权利要求4所述的误差校正电路，其中，所述输入级电路包括 电耦接至电容的高速AB类缓冲器。
6、 根据权利要求4所述的误差校正电路，其中，所述差分级电路还包括第一NMOS晶体管，其电耦接至第二NMOS晶体管，所述的第一NMOS 晶体管的栅极电连接至所述第二NMOS晶体管的栅极，所述第一NMOS晶体管的源极电耦接至第一电阻的第一端和所述输入级电路，所述第一电阻的第二端电耦接至电气接地，所述第二 NMOS晶体管的源极电耦接至第二电阻 的第一端，所述第二电阻的第二端电耦接至所述电气接地；以及偏置电路，其电耦接至所述第一NMOS晶体管和所述第二NMOS晶体 管，其中所述偏置电路运行以偏置所述第一NMOS晶体管和所述第二NMOS 晶体管，所述第一NMOS晶体管和所述第二NMOS晶体管的漏极电耦接至 所述偏置电路。
7、 根据权利要求6所述的误差校正电路，其中，所述偏置电路包括 第一电流源，其包括第一 PMOS晶体管和第二 PMOS晶体管，所述第一 PMOS晶体管的栅极电耦接至所述第二 PMOS晶体管的栅极，所述第一 PMOS晶体管的漏极电耦接至所述第一 NMOS晶体管的漏极和所述输出级 电路，所述第二PMOS晶体管的漏极电耦接至所述第二NMOS晶体管的漏 极和所述第二 PMOS晶体管的栅极，所述第一 PMOS晶体管的源极电耦接 至所述第二PMOS晶体管的源极和电源电压；以及第二电流源，其具有第一端和第二端，所述第一端电耦接至所述电源电压；第三NMOS晶体管，其漏极电耦接至所述第二电流源的第二端，所述第 三NMOS晶体管的栅极电耦接至所述第一NMOS晶体管的栅极和所述第二 NMOS晶体管的栅极和所述第三NMOS晶体管的漏极，所述第三NMOS晶 体管的源极电耦接至第三电阻的第一端，所述第三电阻的第二端电耦接至所 述电气接地。
8、 根据权利要求7所述的误差校正电路，其中，所述输出级电路是PMOS 晶体管，所述PMOS晶体管的栅极电耦接至所述第一NMOS晶体管的漏极， 所述PMOS晶体管的漏极构成所述输出端、且电耦接至所述模拟集成电路， 所述PMOS晶体管的源极电耦接至所述电源电压。
9、 根据权利要求1所述的误差校正电路，其中，所述过冲校正电路还包括差分级电路，其电耦接至所述模拟集成电路的所述输出端；以及 输出级电路，其电耦接至所述差分级电路和所述模拟集成电路。
10、 根据权利要求9所述的误差校正电路，其中，所述差分级电路还包括第一PNP双极结型晶体管，其电耦接至第二PNP双极结型晶体管，所 述第一 PNP双极结型晶体管的基极电连接至所述第二 PNP双极结型晶体管的基极，所述第一PNP双极结型晶体管的发射极电耦接至电阻的第一端，所 述电阻的第二端电耦接至所述模拟集成电路，所述第二 PNP双极结型晶体管的发射极电气构成所述输入端、且电耦接为用于接收所述模拟集成电路的所述输出信号；以及偏置电路，其电耦接至所述第一 PNP双极结型晶体管，gff述第二 PNP 双极结型晶体管，所述偏置电路能运行以偏置所述差分级〉，戶》述第一 PNP 双极结型晶体管的集电极和所述第二 PNP双极结型晶体管的集电极电耦接 至所述偏置电路。
11、 根据权利要求10所述的误差校正电路，其中，所述偏置电路包括 第一电流源，其包括第一 NPN双极结型晶体管和第二 NPN双极结型晶体管，所述第一 NPN双极结型晶体管的基极电耦接至所述第二 NPN双极结 型晶体管的基极，所述第一 NPN双极结型晶体管的集电极电耦接至所述第 一 NPN双极结型晶体管的基极和所述第一 PNP晶体管的集电极，所述第二 NPN双极结型晶体管的集电极电耦接至所述第二 PNP双极结型晶体管的集 电极和所述输出级电路，所述第一 NPN双极结型晶体管的发射极电耦接至 所述第二 NPN双极结型晶体管的发射极和电气接地；第二电流源，其具有第一端和第二端，所述第一端电耦接至所述电气接 地；以及第三PNP双极结型晶体管，所述第三PNP双极结型晶体管的集电极电 耦接至所述第三PNP双极结型晶体管的基极、所述第一 PNP双极结型晶体 管的基极、所述第二PNP双极结型晶体管的基极、和所述第二电流源的第二 端，所述第三PNP双极结型晶体管的发射极电耦接至所述电阻的第一端和所 述第一 PNP双极结型晶体管的发射极。
12、 根据权利要求11所述的误差校正电路，其中，所述输出级电路包 括NMOS晶体管，所述NMOS晶体管的栅极电耦接至所述第二 PNP双极结 型晶体管的集电极，所述NMOS晶体管的漏极电耦接至所述模拟集成电路和 所述第二PNP双极结型晶体管的发射极，所述NMOS晶体管的源极电耦接至所述电气接地。
13、 一种校正模拟集成电路中的过冲误差和下冲误差的方法，包括 使用误差校正电路来感测所述模拟集成电路中的过冲误差或下冲误差，所述误差校正电路包括过冲校正电路和下冲校正电路；当检测到所述过冲误差或下冲误差时，产生校正信号，否则，继续过冲误差或下冲误差的感测步骤；以及使用所述校正信号使所述模拟集成电路立即反应，从而充分减小所述过 冲误差和下冲误差。
14、 根据权利要求13所述的方法，还包括如下的步骤偏置所述下冲校正电路，以使得在正常工作状态下所述下冲校正电路截止，以及当检测到 所述下冲误差时所述下冲校正电路导通。
15、 根据权利要求13所述的方法，还包括如下的步骤偏置所述过冲校正电路，以使得在正常工作状态下所述过冲校正电路截止，以及当检测到 所述过冲误差时所述过冲校正电路导通。
16、 根据权利要求13所述的方法，还包括如下的步骤将所述下冲校正电路和所述过冲校正电路耦接到所述模拟集成电路。
17、 根据权利要求13所述的方法，还包括如下的步骤当检测到所述过冲误差时创建电通路以减小所述过冲误差。
18、 一种低压差线性稳压器电路，包括误差放大器，其包括第一输入端、第二输入端、和输出端；传输器件，其以串连的方式电耦接至所述误差放大器的输出端，以接收来自所述误差放大器的校正信号；以及 误差校正电路，其包括下冲校正电路，其电耦接为用于检测所述低压差线性稳压器电路的 输出信号中的下冲误差，所述下冲校正电路能运行以通过改进所述低压 差线性稳压器电路的反应时间来充分减小所述下冲误差，其中一旦检测 到所述下冲误差，所述下冲校正电路被激活且运行，以使得所述低压差线性稳压器电路立即开始对所述输出信号进行补偿；以及过冲校正电路，其电耦接为用于检测所述输出信号中的过冲误差， 所述过冲校正电路能运行以通过改进所述低压差线性稳压器电路的反应时间来充分减小所述过冲误差，其中一旦检测到所述过冲误差，所述 过冲校正电路被激活且运行，以使得所述低压差线性稳压器电路立即开 始对所述输出信号进行补偿。
19、 根据权利要求18所述的低压差线性稳压器电路，其中，当未检测 到所述下冲误差时，所述下冲校正电路处于截止状态，当检测到所述的下冲 误差时，所述下冲校正电路被激活且运行，以使得所述低压差线性稳压器电 路开始对所述输出信号进行补偿，从而充分减小所述下冲误差，所述下冲校正电路还包括输入级电路，其包括电耦接为用于检测所述下冲误差的输入端；差分级电路，其电耦接至所述输入端；以及输出级电路，其电耦接至所述差分级电路和所述误差放大器。
20、 根据权利要求18所述的低压差线性稳压器电路，其中，当未检测 到所述的过冲误差时，所述过冲校正电路处于截止状态，当检测到所述的过 冲误差时，所述过冲校正电路被激活且运行，以使得所述误差放大器对所述 输出信号进行补偿，所述过冲校正电路还包括差分级电路，其电耦接为用于检测所述低压差线性稳压器电路中的过冲 误差；以及输出级电路，其电耦接至所述差分级电路和所述误差放大器。
21、 根据权利要求18所述的低压差线性稳压器电路，其中，所述传输 器件为功率晶体管，该功率晶体管包括栅极端、源极端、和漏极端，所述栅 极端电耦接至所述误差放大器的所述输出端，所述漏极端电耦接为用于接收 来自所述误差放大器的所述校正信号。
22、 根据权利要求18所述的低压差线性稳压器电路，还包括分压网络， 其电耦接至所述误差放大器的所述输出端和所述传输器件。
23、 根据权利要求18所述的低压差线性稳压器电路，其中，所述误差 放大器为低输入偏置误差放大器，且包括输入差分级；增益级，其电耦接至所述输入差分级，所述增益级还包括电耦接至运算 放大器电路的共射-共基电路；以及输出级，其电耦接至所述运算放大器电路。
24、 根据权利要求23所述的低压差线性稳压器电路，其中，所述运算 放大器电路还包括电耦接至多个电流镜的差分对，其中所述运算放大器电路 和所述共射-共基电路构成共模反馈回路，并且其中所述运算放大器电路向所 述共射-共基电路提供共模偏置。
25、 根据权利要求18所述的低压差线性稳压器电路，其中，所述共射-共基电路还包括第一共射-共基晶体管和第二共射-共基晶体管，所述第一共 射-共基晶体管和所述第二共射-共基晶体管电耦接在一起，并电耦接至所述 输入差分级以构成折叠共射-共基差分对。
全文摘要
本发明提供了一种用于校正模拟低压差线性稳压器过冲和下冲的方法及装置，其通过改进模拟集成电路的反应时间(Δt)而动态地校正模拟集成电路的过冲误差和下冲误差。等同地，只有当检测到过冲误差或下冲误差时，本发明所公开的误差校正电路才被激活，以通过增大模拟集成电路的带宽来减小过冲误差和下冲误差。
文档编号G05F1/56GK101231535SQ200810008600
公开日2008年7月30日 申请日期2008年1月25日 优先权日2007年1月25日
发明者法尔胡德·莫拉维基 申请人:美国芯源系统股份有限公司