专利名称：同时提供精准电压与精准电流的参考电路的制作方法
技术领域：
本发明涉及一种参考电路(Reference Circuit),尤其涉及一种同时提供精 准电压(precision voltage)与精准电流(precision current)的参考电路。
背景技术：
在高速输入/输出的电路(high speed I/O circuit)的设计中，例如USB接口 、 SATA接口，都需要参考一精准电压与一精准电流来做阻抗匹配(impedance matching)。请参照图1，其所示出为公知技术中同时提供精准电压与精准电 流的参考电路。其中，集成(IC)电路10内部包括一能隙电压参考电路 (bandgap voltage reference circuit)12、 一运算放大器(operation amplifier)14、 镜像电路(mirroring circuit"6、晶体管Ml以及输入/输出焊盘(1/0 pad)18。
一般来说，能隙电压参考电路的功能是提供一个稳定、不会随着制造工 艺、温度、电源电压改变的能隙电压(VBG)，因此，能隙电压参考电路12输 出的能隙电压(VBG)即可视为精准电压。如图所示，能隙电压输入运算放大 器14的正极输入端，运算放大器14的负极输入端连接至IC电路10的输入 /输出焊盘18。再者，晶体管(Ml)漏极连接至镜像电路16的第一端，晶体管 (Ml)栅极连接至运算放大器的输出端，晶体管(M1)源极连接至IC电路10的 输入/输出焊盘18。而IC电路10还利用一外部精准电阻(external precision resistance, Rp)连接于输入/输出焊盘18与接地端之间。
很明显地，在运算放大器14正常操作时，IC电路10的输入/输出焊盘 18上的电压即为能隙电压(VBG)，因此外部精准电阻(Rp)上的第一电流(Il) 即为(VBG/ Rp)。再者，此第一电流(I1)会由镜像电路16的第一端输出，而 镜像电路16的第二端也可输出一参考电流(Iref)，此参考电流(Iref)与第一电 流(Il)成正比例，并可视为一精准电流。也就是说，根据外部精准电阻(Rp) 的电阻値即可决定精准电流的数值。
为了要能够同时获得精准电压与精准电流，在IC电路10上设计一输入
/输出焊盘18，并连接至外部精准电阻而产生精准电流。然而，利用此方式 必须另行购买外部精准电阻，并在电路板(circuit board)上配置外部精准电阻 的位置，造成电路板面积较大以及成本较高的问题。
再者，由于IC电路10上设计了一个输入/输出焊盘18， IC电路10的设 计者必须针对此输入/输出焊盘18设计一静电放电保护电路(electrostatic discharge protection circuit,简称ESD保护电路)来保护输入/输出焊盘18，因 此，更增加IC电路10的布局面积(layout area)。而在IC电路10上设计输入 /输出焊盘18，也会导致输入/输出焊盘18上产生噪声(noise)的问题。
再者，运算放大器14的稳定度是由其相位边限(phase margin)来决定， 当运算放大器14不稳定时会造成输入/输出焊盘18上的寄生电容(parasitic capacitor)无法估计，并有可能造成回路不稳定与回路震荡的现象。
为了要获得精准电压与精准电流，PCT/US90/05473提出一参考电压分 酉己系统(Reference voltage distribution system)。在该系统中，利用一外部参考 电压(external reference voltage)以及一可控制电阻(controllable resistance)来产 生精准电流。然而，该系统需要其他的控制电路来控制电阻值。
再者，PCT/US96/18048提出一固定电流源与绝对温度比例(proportional to absolute temperature,简禾尔PTAT)电流源(Dual source for constant current and PTATcurrent)。在此说明书中，使用一能隙电压参考电路来产生一能隙参考 电压(VBG)以及一 PTAT电压(VPTAT)并进而产生精准电流以及PTAT电流。 然而，根据说明书中的描述，该电路还是需要一个外部精准电阻才能够产生 精准电流以及PTAT电流。
再者，在IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS期刊中 vol. 50, no.12, December 2003.提出一种不需外接元件的低电压精准CMOS 电流的参考电斷a new low voltage precision CMOS current reference with no external components)。请参照图2，其所示出为公知设计在IC电路中可提供 精准电流的电路。IC电路30中包括一具有正温度系数的能隙电压参考电路 (bandgap voltage reference circuit with positive temperature coefficient)32、 一运 算放大器34、镜像电路36、晶体管M1、晶体管M2、晶体管M3。
正温度系数的能隙电压参考电路是提供一个随温度变化的能隙电压 (VBG)，此能隙电压(VBG)会随温度的上升而增加。如图所示，能隙电压(VBG)
输入运算放大器34的正极输入端，运算放大器34的负极输入端连接晶体管 Ml漏极。再者，晶体管M3漏极连接至镜像电路36的第一端，晶体管M3 栅极连接至运算放大器的输出端，晶体管M3源极连接至晶体管Ml漏极。 再者，晶体管Ml源极连接至接地端，晶体管M1栅极连接至晶体管M2栅 极。晶体管M2源极连接至接地端，晶体管M2的栅极与漏极连接至镜像电 路36的第二端。
在此IC电路30中必须控制晶体管Ml操作在三极管区(triode region)且 晶体管M2操作在饱和区，因而使得晶体管Ml具有负温度系数的特性，因 此，正温度系数的能隙电压(VBG)搭配负温度系数的晶体管Ml后即可产生 精准的第一电流(Il)。再者，此第一电流(I1)会由镜像电路36的第一端输出， 因此镜像电路36的第二端也可输出一参考电流(Iref)，此参考电流(Iref)正比 例于第一电流(Il)，并可视为一精准电流。
然而，上述电路并未提供一精准电压，因此，该电路中必须另行设计一 能隙电压参考电路来提供不会随着温度改变的能隙电压(VBG)。再者，由于 大量生产的IC电路会产生制造工艺偏移(deviation)，因此，控制晶体管Ml 操作于三极管区会有实际上的困难。
发明内容
本发明的目的是提出一种设计在IC电路内且同时提供精准电压与精准 电流的参考电路，而参考电路中所有的晶体管都操作于饱和区。
因此，本发明提出一种同时提供精准电压与精准电流的参考电路，包括: 一能隙电压参考电路，可在一第一电压输出端输出一能隙电压以及一电流输 出端输出一绝对温度比例电流； 一正温度系数校正电路，连接至该第一电压 输出端与该电流输出端以接收该能隙电压与该绝对温度比例电流后在一第 二电压输出端产生一绝对温度比例电压； 一阈值电压叠加电路，连接至该第 二电压输出端以接收该绝对温度比例电压并在一第三电压输出端产生一第 一电压，其中第一电压为该绝对温度比例电压加上一阈值电压；以及， 一精 准电流产生电路，连接至该第三电压输出端以接收该第一电压并在一参考电 流输出端输出一参考电流；其中，该能隙电压为该精准电压，该参考电流为 该精准电流。
本发明的参考电路可同时提供精准电压与精准电流且不需外部电阻，在 电路产生偏移时，可将晶体管控制在饱和区内。
为了更进一步了解本发明特征及技术内容，请参阅以下有关本发明的详 细说明与附图，然而所附附图仅提供参考与说明，并非用来对本发明加以限 制。
图1所示出为公知技术中同时提供精准电压与精准电流的参考电路。
图2所示出为公知技术中设计在IC电路中可提供精准电流的电路。
图3所示出为本发明同时提供精准电压与精准电流的参考电路。
图4所示出为能隙电压参考电路。
图5所示出为正温度系数校正电路。
图6所示出为阈值电压叠加电路。
图7所示出为精准电流产生电路。
其中，附图标记说明如下
10IC电路
12能隙电压参考电路
14运算放大器
16镜像电路
18输入/输出焊盘
30IC电路
32正温度系数的能隙电压参考电路
34运算放大器
36镜像电路
100能隙电压参考电路
112第一镜像电路
115第一运算放大器
120输入电路
200正温度系数校正电路
210第二镜像电路
220第二运算放大器 300阈值电压叠加电路 310第三镜像电路 400精准电流产生电路 410第四镜像电路
具体实施例方式
请参照图3，其所示出为本发明同时提供精准电压与精准电流的参考电
路。该参考电路包括 一能隙电压参考电路100、 一正温度系数校正电路
(positive temperature coefficient calibrating circuit)200、 一f萄f直电压(threshold voltage, Vth)叠加电路(Vth superposing circuit)300、以及一精准电流产生电 斷precision current generator)400 。
请参照图4，其所示出为能隙电压参考电路。该能隙电压参考电路由 PMOS场效应晶体管、PNP双载流子晶体管、与运算放大器所组成。能隙电 压参考电路100包括第一镜像电路112、第一运算放大器115、以及输入电 路(input circuit)120。第一镜像电路112中包括四个PMOS场效应晶体管(FET) Ml、 M2、 M3、 M4，在此示例中，Ml、 M2、 M3、 M4具有相同的长宽比(aspect ratio， W/L)。其中，Ml、 M2、 M3、与M4的栅极(Gate)相互连接，Ml、 M2与M3、 M4的源极(Source)连接至供应电源(Vss)， Ml、 M2、 M3、 M4 的漏极(Drain)可分别输出Iq、 Ir、 Is、 It的电流。另外，第一运算放大器115 的输出端可连接至M1、 M2、 M3与M4的栅极(Gate)，第一运算放大器115 的正极输入端连接至M2的漏极，而第一运算放大器115的负极输入端连接 至M1的漏极。再者，输入电路120包括二个PNP双载流子晶体管(BJT)Q1、 Q2;其中，Ql面积为Q2面积的m倍，Ql与Q2的基极(Base)与集电极 (Collector)连接至接地端使得Ql与Q2形成二极管连接(Diode Co皿ected)， Q2的发射极(Emitter)连接至第一运算放大器115的负极输入端，Ql的发射 极(Emitter)与第一运算放大器115的正极输入端之间连接一第一电阻(R1)。 再者，PNP双载流子晶体管(BJT)Q3面积与Q2面积相同，Q3的基极与集电 极连接至接地端，Q3的发射极与M3漏极之间连接一第二电阻(R2)， M3漏 极可输出 一参考电压(Vref)。
由于Ml、 M2、 M3、 M4具有相同的长宽比，并且在Ml、 M2、 M3、 与M4操作于饱和区时，Ml漏极的输出电流Iq、 M2漏极的输出电流Ir、 M3漏极的输出电流Is与M4漏极的输出电流It相同，也就是，Iq=Ir=Is=It …(1)。
再者，在第一运算放大器115具有无限大的增益下，第一运算放大器115
R1 Ir+VEB 1 =VEB2 —-(2)。
由^Q1与Q2 ,二极管连接且Ql面积为Q2面积的m倍，所以， 、=A。e 「'与A ="^。e F'，进而推导出VBEl=Vt ln(lr/mls0)—-(3)与
VBE2=Vt ln(Iq/IsO) —(4)。其中，IsO为Q2的饱和电流(Saturation Current), Vt为热电压(Thermal Voltage)。
结合(l)、 (2)、 (3)、 (4)，最终可以获得IF(1/R1)'Vt'ln(m)…(5)，以及， 能隙电压VBG=(R2/R1) Vt ln(m)+VEB3…(6)。
由方程式(6)可知，能隙电压(VBG)可视为一个基射极电压(VBE3)加上热 电压(Vt)乘以与温度无关的常数CI (temperature-independent scalar)的结果。也 就是，VBG=VBE3+ClVt， [C1=(R2/R1)'ln(m)]。再者，由于基射电压(VBE3) 具有负温度系数(negative temperature coefficient)的特性，而热电压(Vt)具有正 温度系数(positive temperature coefficient)的特性。因此，在热电压(Vt)提供一 固定系数(C1)的权重并与基射电压(VBE3)相加之后可以获得一零温度系数 (zero temperature coefficient)的任何值。也就是说，任意温度下能隙电压(VBG) 可几乎为一个定值，因此，能隙电压(VBG)不会随着温度而改变。
再者，由方程式(5)可知，Ir可视为热电压(Vt)乘以与温度无关的常数C2 的结果。也就是，Ir=C2Vt， [C2=(1/R1) *ln(m)]。由于热电压(Vt)具有正温度 系数的特性，因此Ir会随着温度上升而增加。因此，Ir又被称为绝对温度比 例电流(简称，PATA电流，IPTAT)。由方程式(l)可知Iq=It=Is=It，因此能隙 电压参考电路100的电流输出端可输出It(IPTAT)而第一电压输出端可输出 能隙电压(VBG)并可提供至下一级(stage)正温度系数校正电路200。
本发明同时提供精准电压与精准电流的参考电路中的能隙电压参考电 路并非仅限定于图4所示的能隙电压参考电路。本领域普通技术人员也可以 利用其他电子元件，例如全MOS晶体管，来设计能隙电压参考电路，并输
出能隙电压(VBG)以及绝对温度比例电流(IPTAT)。
请参照图5，其所示出为正温度系数校正电路。正温度系数校正电路200 包括一第二镜像电路210、 一第二运算放大器220、 一NMOS场效应晶体管 M5、 一第三电阻(R3)、与一第四电阻(R4)。其中，第二镜像电路210中包括 二个PMOS场效应晶体管(FET)M6、 M7,在此示例中，M6、 M7具有相同 的长宽比(W/L)。而M6、 M7栅极(Gate)相互连接，M6与M7的源极(Source) 连接至供应电源(Vss)， M6漏极连接至M6栅极并可视为第二镜像电路210 的一第一端，而M7漏极可视为第二镜像电路210的一第二端。当M6与 M7操作于饱和区时，第一端与第二端会输出相同的电流(Ia^b)。
再者，第二运算放大器220的正极输入端连接至第一电压输出端用以接 收能隙电压(VBG)，第二运算放大器220的负极输入端连接至M5源极。再 者，M5漏极连接至第二镜像电路210的第一端，M5栅极连接至第二运算放 大器220的输出端，M5源极与接地端之间连接第三电阻(R3)。再者，第二 镜像电路210的第二端可视为正温度系数校正电路200的第二电压输出端 (Vx)，此第二电压输出端(Vx)连接至电流输出端，并且第二电压输出端(Vx) 与接地端之间连接第四电阻(R4)。
很明显地，在第二运算放大器220正常操作时，第二运算放大器220的 负极输入端的电压即为能隙电压(VBG)，因此Ia电流即为(VBG/R3)。再者， 此Ia电流由第二镜像电路220的第一端输出，因此第二镜像电路220的第二 端也可输出Ib电流，而Ia电流等于Ib电流。由于第二电压输出端(Vx)连接 至电流输出端，因此，流经第四电阻(R4)的电流即为IPTAT+Ib，而第二电压 输出端电压即为Vx=VBG(R4/R3)+IPTAT R4—(7)。
由方程式(7)可知，由于IPTAT会随着温度上升而增加，因此第二电压 输出端(Vx)可视为一个与温度无关的电压C3[C3二VBG(R4/R3)]加上一正温 度系数的电压(voltage with positive temperature coefficient)。 因此，第二电压 输出端(Vx)可视为一绝对温度比例电压(PTATvoltage)。并且，电路设计者可 以利用第三电阻(R3)的电阻值来提供一偏移电压(offset voltage)来改变C3并 校正第二电压输出端(Vx)。
请参照图6，其所示出为阈值电压叠加电路。阈值电压叠加电路300包 括一第三镜像电路310、三个NMOS场效应晶体管M8、 M9、与M10。其中，
M8、 M9、与M10具有相同的阈值电压(threshold voltage, Vth)， M9与M10 具有相同的长宽比(W/L)，而M9的长宽比为M8的4倍；再者，第三镜像电 路310中包括二个PMOS场效应晶体管(FET)Mll、M12，在此示例中，Mll、 M12具有相同的长宽比(W/L)。而Mll、 M12栅极(Gate)相互连接，Mil与 M12的源极(Source)连接至供应电源(Vss)， Mll漏极连接至Mll栅极并可视 为第三镜像电路310的一第一端，而M12漏极可视为第三镜像电路310的一 第二端。当Mll与M12操作于饱和区时，第一端与第二端会输出相同的电 流(Ic-Id)。
再者，第二电压输出端(Vx)连接至M8栅极，M8源极连接至接地端， M8漏极连接至第三镜像电路310的第一端。再者，第三镜像电路310的第 二端可视为阈值电压叠加电路300的第三电压输出端(Vz)，而第三电压输出 端(Vz)与接地端之间串接二个二极管连接(diode connected)的M9、 MIO。
当阈值电压叠加电路300中的M8、 M9、 M10操作于饱和区时Ic电流 为[Ic:K(Vx画Vth)2]，其中K为元件跨导参数(device transconductance parameter) 或是制造工艺参数(manufacture parameter)并且具有负温度系数的特性。由于 M10的长宽比为M8的四倍，因此Id电流为[Id-4K(Vy-Vth)2]。而由于Ic=Id， 因此 Vy气Vx+Vth)/2 。 而第三电压输出端(Vz)的电压为 [Vz=2Vy=2(Vx+Vth)/2=(Vx+Vth)]。也就是说，第三电压输出端(Vz)的电压为 第二电压输出端(Vx)的电压叠加一 阈值电压(Vth)。
请参照图7，其所示出为精准电流产生电路。精准电流产生电路400包 括一第四镜像电路410、 一个NMOS场效应晶体管M13。其中，M13与M8 具有相同的长宽比；而第四镜像电路410中包括二个PMOS场效应晶体管 (FET)M14、 M15，在此示例中，M14、 M15具有相同的长宽比。而M14、 M15栅极(Gate)相互连接，M14与M15的源极(Source)连接至供应电源(Vss)， M14漏极连接至M14栅极并可视为第四镜像电路410的一第一端，而M15 漏极可视为第四镜像电路410的一第二端。当M14与M15操作于饱和区时， 第一端与第二端会输出相同的电流(Ie-Iref)。
再者，第三电压输出端(Vz)连接至M13栅极，M13源极连接至接地端， M13漏极连接至第四镜像电路410的第一端。再者，第四镜像电路410的第 二端即为本发明精准电流输出端(Iref)。
当精准电流产生电路400中的M13操作于饱和区时Iref电流与Ie电流 为[Iref=Ie=K(Vz-Vth)2=K(Vx+Vth-Vth)2= K Vx2]。很明显地，由于K具有
负温度系数的特性，而Vx具有正温度系数的特性。因此，经过适当的调整 K与Vx，在精准电流输出端(Iref)即可输出与温度无关的精准电流(Iref)。
由上述的说明可知，本发明同时提供精准电压与精准电流的参考电路可 以完全设计在IC电路内部并且不需要外部电阻。再者，由于本发明参考电 路中所有的晶体管都操作在饱和区，因此，当IC电路产生制造工艺偏移 (deviation)时，还是可以很容易地将所有晶体管控制在饱和区。
综上所述，虽然本发明已以较佳实施例公开如上，然其并非用以限定本 发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作 各种更动与润饰，因此本发明的保护范围当以随附的权利要求所界定的范围 为准。
权利要求
1.一种同时提供一精准电压与一精准电流的一参考电路，包括一能隙电压参考电路，可在一第一电压输出端输出一能隙电压以及一电流输出端输出一绝对温度比例电流；一正温度系数校正电路，连接至该第一电压输出端与该电流输出端以接收该能隙电压与该绝对温度比例电流后在一第二电压输出端产生一绝对温度比例电压；一阈值电压叠加电路，连接至该第二电压输出端以接收该绝对温度比例电压并在一第三电压输出端产生一第一电压，其中第一电压为该绝对温度比例电压加上一阈值电压；以及一精准电流产生电路，连接至该第三电压输出端以接收该第一电压并在一参考电流输出端输出一参考电流；其中，该能隙电压为该精准电压，该参考电流为该精准电流。
2. 如权利要求1所述的参考电路，其中该绝对温度比例电压为一个与温 度无关的电压加上一正温度系数的电压。
3. 如权利要求1所述的参考电路，其中该正温度系数校正电路包括-一第二镜像电路，具有一第一端以及一第二端，该第二端为该第二电压输出端并连接至该电流输出端；一第二运算放大器，具有一正极输入端连接至该第一电压输出端；一第五NMOS场效应晶体管，具有一源极连接至该第二运算放大器的一 负极输入端，具有一漏极连接至该第二镜像电路的该第一端，具有一栅极连 接至该第二运算放大器的一输出端；一第三电阻，连接于该源极与一接地端之间；以及一第四电阻，连接于该第二端与该接地端之间。
4. 如权利要求1所述的参考电路，其中该阈值电压叠加电路包括 一第三镜像电路，具有一第一端以及一第二端，该第二端为该第三电压输出端；一第八NMOS场效应晶体管，具有一栅极连接至该第二电压输出端，具 有一漏极连接至该第一端，具有一源极连接至一接地端；一第九NMOS场效应晶体管，具有一栅极连接至该第二端，具有一漏极 连接至该第二端；以及一第十NMOS场效应晶体管，具有一栅极连接至该第九NMOS场效应 晶体管的一源极，具有一漏极连接至该第九NMOS场效应晶体管的该源极， 具有一源极连接至该接地端。
5. 如权利要求4所述的参考电路，其中该第八NMOS场效应晶体管的 一长宽比为(W/L)，该第九NMOS场效应晶体管的一长宽比为4 (W/L)， 以及该第十NMOS场效应晶体管的一长宽比为4 (W/L)。
6. 如权利要求4所述的参考电路，其中该第八NMOS场效应晶体管、 该第九NMOS场效应晶体管以及该第十NMOS场效应晶体管具有相同的一 阈值电压。
7. 如权利要求1所述的参考电路，其中该精准电流产生电路包括 一第四镜像电路，具有一第一端以及一第二端，该第二端为该参考电流输出端；以及一第十三NMOS场效应晶体管，具有一栅极连接至该第三电压输出端， 具有一漏极连接至该第一端，具有一源极连接至一接地端。
全文摘要
一种同时提供精准电压与精准电流的参考电路，包括能隙电压参考电路，可在第一电压输出端输出能隙电压以及电流输出端输出绝对温度比例电流；正温度系数校正电路，连接至第一电压输出端与电流输出端以接收能隙电压与绝对温度比例电流后在第二电压输出端产生绝对温度比例电压；阈值电压叠加电路，连接至第二电压输出端以接收绝对温度比例电压并在第三电压输出端产生第一电压，其中第一电压为绝对温度比例电压加上阈值电压；以及，精准电流产生电路，连接至第三电压输出端以接收第一电压并在参考电流输出端输出参考电流；其中，能隙电压为精准电压，参考电流为精准电流。本发明的参考电路可同时提供精准电压与精准电流且不需外部电阻。
文档编号G05F3/08GK101364122SQ200810215979
公开日2009年2月11日 申请日期2008年9月16日 优先权日2008年9月16日
发明者张原熏, 陈冠宇, 黄鼎钧 申请人:智原科技股份有限公司