专利名称：可编程逻辑控制器与扩展模块的通信方法
技术领域：
本发明涉及一种可编程逻辑控制器(Programmable Logical Controller, PLC)的通信方法，特别涉及一种可编程逻辑控制器与扩展模块的通信方法。
背景技术：
可编程逻辑控制器(Programmable Logical Controller, PLC)是一种提供 输入信号并执行用户程序来控制输出信号和机械动作的电子装置，现有的可编 程逻辑控制器主机的I/O端子数量都是固定的，当需要扩展更多的I/O端子时， 就需要增加各种扩展模块以增加I/O端子数量。
现有的可编程逻辑控制器PLC —般都采用可编程逻辑控制器PLC主机加 扩展模块的方式构成，扩展模块的连接方式有背板连接和侧面逐级连接两种， 由于背板连接占用较多的硬件资源，安装空间大，成本高，只是在大型可编程 逻辑控制器PLC中得到应用，小型可编程逻辑控制器PLC —般不采用该方式； 而侧面逐级连接的方式成本低，接线灵活，该结构在中、小型可编程逻辑控制 器PLC中常常被采用。
由于可编程逻辑控制器PLC主机与扩展模块的连接是任意的，可编程逻 辑控制器PLC主机必须知道连接的扩展模块地址编号和类型才能访问对应的 扩展模块。在现有的技术中，有采用固定方式对扩展模块进行编址的， 一般在 扩展模块上有一个地址设定的拨码来设定扩展模块的地址，也有采用多根地址 线传递地址的方式。
如中国专利公开号为CN1936744A的发明专利，公开了一种可编程逻辑控 制器、其扩展模块和其硬件扩展方法，采用多根地址线逐级向后级传递地址的， 在地址分配时，前级扩展模块将地址向后级逐级递加的方式自动分配，后级扩 展模块的地址由前一级扩展模块给出，在数据通信的过程中，可编程逻辑控制 器PLC主机通过一组地址线选择要通信的扩展模块，再通过数据线发送命令 和数据。选用一组地址线来传输地址的方式，在硬件设计上不灵活，地址线的
3最大数量就决定了扩展模块的最大数量，不同的可编程逻辑控制器PLC主机 机型由于地址线的数量不同导致硬连接电缆线数目可能不同，并导致侧面连接 的电缆不通用；而且该方式本质上还是分时的传递地址、命令和数据，地址线 是并行的，抗干扰能力较差，因此选用一组地址线的方式也存在较大的缺点。 另外采用拨码设定地址的方式使用不灵活，每次改动扩展模块顺序或数量都需 要重新设定地址，效率低下。
又如，中国专利公开号为CN1920803A的发明专利，公开了一种通信接口 包含与扩展模块通信以便读与写离散输入/输出、模拟输入/输出、智能模块控 制以及扩展模块状态的处理器，采用专用ASIC的串行通信方式也存在串行通 信引线多，需要专用单片机搭配ASIC才能实现扩展模块的功能，导致扩展模 块的使用成本较高。
发明内容
本发明的目的在于提供一种可编程逻辑控制器与扩展模块的通信方法，针 对现有技术中PLC扩展模块逐级连接情况下所存在的缺陷，可实现对连接的 扩展模块进行地址设定、地址査询、类型识别和数据的输入输出刷新功能，同 时保证了扩展模块对于不同的PLC主机可以通用。
本发明所解决的技术问题可以采用以下技术方案来实现
一种可编程逻辑控制器与扩展模块的通信方法，其特征在于，所述可编程 逻辑控制器PLC主机与所述扩展模块之间通过串行通信线采用侧面逐级连接 的连接方式互相连接，所述扩展模块通过通信协议状态机控制器识别所述可编 程逻辑控制器PLC主机发过来的非周期性的状态数据帧，向I/O刷新状态机控 制器发出通知以要求I/O刷新状态机控制器响应接收到的状态数据帧；所述扩 展模块通过I/O刷新状态机控制器识别出所述可编程逻辑控制器PLC主机发过 来的I/O刷新数据帧，自动响应进行数据读写。
在本发明的一个实施例中，所述串行通信线包括主机数据输出信号线 MOSI、主机数据输入信号线MISO、串行时钟信号线SCLK和从机选择信号 线SSEL，在时钟信号的作用下，所述可编程逻辑控制器PLC主机与所述扩展 模块之间通过串行通信线可以同时传递串行数据，通性效率高。在本发明的一个实施例中，所述通信协议状态机控制器是在一片采用硬件
描述语言设计的复杂可编程门电路中(CPLD/FPGA)实现。
在本发明的一个实施例中，所述通信协议状态机控制器支持通信帧校验和
检错功能，增强通信的可靠性。
在本发明的一个实施例中，所述I/O刷新状态机控制器是由专用的单片机
实现，也可以是选用硬件描述语言设计的时序电路，负责i/o数据的物理刷新
和对所述扩展模块接收到的状态数据帧的响应。
在本发明的一个实施例中，所述通信协议状态机控制器和1/o刷新状态机
控制器通过硬件语言设计后综合在一片复杂可编程门电路中(CPLD/FPGA)实现。
在本发明的一个实施例中，每一个所述扩展模块在检测到所述可编程逻辑 控制器PLC主机通信故障或重建通信链路时，都可以禁止下一级扩展模块通 信，增强了通信故障检测的可靠性。
在本发明的一个实施例中，所述扩展模块在自身故障时可以离线而不影响 其它的所述扩展模块工作。
本发明的有益效果是可编程逻辑控制器PLC主机与所述扩展模块之间 通过串行通信线采用侧面逐级连接的连接方式互相连接，解决了 PLC产品扩 展模块连接的通用性问题，扩展模块可以用于不同的可编程逻辑控制器PLC; 串行通信技术支持更高的通信速率，抗干扰能力强，极大地提高了通信的实时 性能；串行通信线选用相同的规格可以保证扩展模块对于不同可编程逻辑控制 器PLC的通用性；每一个扩展模块在检测到主机通信故障或重建通信链路时， 都可以禁止下一级扩展模块通信，增强了通信故障检测的可靠性；扩展模块在 自身故障时可以离线而不影响其它扩展模块工作。
本发明的一种可编程逻辑控制器与扩展模块的通信方法，通过通信协议状 态机控制器和I/O刷新状态机控制器识别周期性的I/O刷新数据帧和非周期性 的状态数据帧，在识别出发过来的非周期性的状态数据帧时，能立即向I/0刷
新状态机控制器发出通知以要求i/o刷新状态机控制器响应接收到的状态数据
帧；在识别出发过来的是I/0刷新数据帧时，会自动响应进行数据读写，减轻 I/O刷新状态机控制器的负担，提高通信速度和通信效率；同时，采用串行通信线进行连接，引线极少，成本很低，节约生产资料资源，实现本发明的目的。
图1为本发明的PLC主机与扩展模块连接的示意图2为本发明的PLC主机与扩展模块逐级连接的内部框图3为本发明的PLC主机与扩展模块通信数据帧命令格式的示意图4为本发明的扩展模块通信帧每个字节数据传输波形格式的示意图5为本发明的通信协议状态机控制器状态转换的示意图。
具体实施例方式
为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解， 下面结合具体图示，进一步阐述本发明。 实施例
本发明的可编程逻辑控制器与扩展模块的通信方法，可编程逻辑控制器 PLC主机1与扩展模块2之间通过串行通信线采用侧面逐级连接的连接方式互 相连接，扩展模块2通过通信协议状态机控制器21识别可编程逻辑控制器PLC 主机1发过来的非周期性的状态数据帧，向I/O刷新状态机控制器22发出通 知以要求I/O刷新状态机控制器22响应接收到的状态数据帧；扩展模块2通 过I/O刷新状态机控制器22识别出可编程逻辑控制器PLC主机1发过来的I/O 刷新数据帧，自动响应进行数据读写。
如图1所示，按照本发明的可编程逻辑控制器与扩展模块的通信方法构成 的PLC系统的结构示意图；其中，可编程逻辑控制器PLC主机1同多个扩展 模块2之间通过串行通信线采用侧面逐级连接的连接方式互相连接的，对于 PLC系统来说，扩展模块2可以没有或者是多个。
如图2所示，所述串行通信线包括主机数据输出信号线MOSI、主机数据 输入信号线MISO、串行时钟信号线SCLK和从机选择信号线SSEL，在时钟 信号的作用下，所述可编程逻辑控制器PLC主机与所述扩展模块之间通过串 行通信线可以同时传递串行数据，通性效率高。
可编程逻辑控制器PLC主机1在上电的初始阶段要设定扩展模块2的地址，上一级扩展模块2在自身地址还没有设定好之前，下一级从机选择信号将 禁能；在刚上电时，可编程逻辑控制器PLC主机1执行一次设定地址的过程， 可编程逻辑控制器PLC主机1将从机选择信号置为有效，但此时只有最靠近 可编程逻辑控制器PLC主机1的第一级扩展模块2可以接收到可编程逻辑控 制器PLC主机l的通信帧。
在可编程逻辑控制器PLC主机1发送了设定地址的命令以后，扩展模块2 的模块地址被设定成功，扩展模块2把主机的从机选择信号SSEL连通到下一 个扩展模块2的从机选择信号SSEL,此时可编程逻辑控制器PLC主机1才可 以设定下一个扩展模块2的地址；当所有的从机地址都被设定好以后，可编程 逻辑控制器PLC主机1就可以依次访问从机的模块类型，再根据从机的模块 类型进行I/O刷新；当扩展模块2检测到通信线路故障或者可编程逻辑控制器 PLC主机1发出撤销通信链路的请求时，将下一级从机选择信号SSEL置为禁 能态，连接的扩展模块2在对故障检测的响应速度可能不一样，但是在从机选 择信号SSEL为禁能时都会立即停止通信，可以保证通信线路的安全。
在本发明中，可编程逻辑控制器PLC主机1与扩展模块2之间通过串行 通信线采用侧面逐级连接的连接方式互相连接的，其串行通信协议是专门设计 的，可编程逻辑控制器PLC主机1与扩展模块2通信的数据帧命令格式参见 图3所示，可编程逻辑控制器PLC主机1发送的命令定义如表1所示，每个 字节的传送波形参见图4所示。
表1为PLC主机各命令的具体定义
DODlD2-D3D4-D7说明
设定地址00地址地址为6比特
读数据010—_
写数据/配置10X—x=0写数据 x=l写配置
读状态11c—x=0读地址 c=l读类型
在本发明中，通信协议状态机控制器21是在一片采用硬件描述语言设计 的复杂可编程门电路中(CPLD/FPGA)实现；通信协议状态机控制器21支持
7通信帧校验和检错功能，增强通信的可靠性。1/0刷新状态机控制器22是由专
用的单片机实现，也可以是选用硬件描述语言设计的时序电路，负责i/o数据
的物理刷新和对扩展模块2接收到的状态数据帧的响应。通信协议状态机控制 器21和I/O刷新状态机控制器22通过硬件语言设计后也可综合在一片复杂可 编程门电路中(CPLD/FPGA)实现。
如图5所示，扩展模块2的通信协议状态机控制器21在上电时处于初始 态，此时扩展模块2的地址还没有设定好。在上一级从机选择信号SSEL有效 时，数据接收功能被打开。通信协议状态机控制器21不断分析接收到的数据
帧，如果数据帧是完整的，且校验和正确则根据数据帧的命令内容转到i/o刷
新数据和状态数据应答状态。当应答数据完成以后，从机又回到空闲态。如果 在空闲态发生了通信故障或者是可编程逻辑控制器PLC主机1发出撤销通信 链路的请求的情况下，转到初始态。
本发明中，扩展模块2的地址选用6个比特的二进制数字表示，这样扩展 模块2可以达到64个，根据需要也可以修改软件协议将地址位数再增加，则 地址表示范围将更大，由于只需要4根串行线传递地址和数据，保证了所有扩 展模块2连接电缆可以选用相同的连接电缆标准，并且成本极低，由于连接电 缆一致，保证了扩展模块2可以通用于不同的可编程控制器主机。串行通信具 有抗干扰能力强的特点，可以实现高速的通信数据传输，在本发明的实施例中， 使用基于CPLD的可编程芯片实现通信协议状态机控制器21，串行通信速率 为25MHz，而如果使用基于单片机实现通信协议状态机控制器21，其串行通 信速率在数百KHz至数MHz,远远达不到本实施例的技术水平。
以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业 的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中 描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明 还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内，本 发明要求保护范围由所附的权利要求书及其等效物界定。
权利要求
1、一种可编程逻辑控制器与扩展模块的通信方法，其特征在于，所述可编程逻辑控制器PLC主机与所述扩展模块之间通过串行通信线采用侧面逐级连接的连接方式互相连接，所述扩展模块通过通信协议状态机控制器识别所述可编程逻辑控制器PLC主机发过来的非周期性的状态数据帧，向I/O刷新状态机控制器发出通知以要求I/O刷新状态机控制器响应接收到的状态数据帧；所述扩展模块通过I/O刷新状态机控制器识别出所述可编程逻辑控制器PLC主机发过来的I/O刷新数据帧，自动响应进行数据读写。
2、 如权利要求1所述的通信方法，其特征在于，所述串行通信线包括主 机数据输出信号线MOSI、主机数据输入信号线MISO、串行时钟信号线SCLK 和从机选择信号线SSEL，在时钟信号的作用下，所述可编程逻辑控制器PLC 主机与所述扩展模块之间通过串行通信线可以同时传递串行数据，通性效率 高。
3、 如权利要求1所述的通信方法，其特征在于，所述通信协议状态机控 制器是在一片采用硬件描述语言设计的复杂可编程门电路中(CPLD/FPGA) 实现。
4、 如权利要求1所述的通信方法，其特征在于，所述通信协议状态机控 制器支持通信帧校验和检错功能，增强通信的可靠性。
5、 如权利要求1所述的通信方法，其特征在于，所述I/O刷新状态机控 制器是由专用的单片机实现，也可以是选用硬件描述语言设计的时序电路，负 责I/O数据的物理刷新和对所述扩展模块接收到的状态数据帧的响应。
6、 如权利要求1所述的通信方法，其特征在于，所述通信协议状态机控 制器和I/O刷新状态机控制器通过硬件语言设计后综合在一片复杂可编程门电 路中(CPLD/FPGA)实现。
7、 如权利要求1所述的通信方法，其特征在于，每一个所述扩展模块在 检测到所述可编程逻辑控制器PLC主机通信故障或重建通信链路时，都可以 禁止下一级扩展模块通信，增强了通信故障检测的可靠性。
8、 如权利要求1所述的通信方法，其特征在于，所述扩展模块在自身故 障时可以离线而不影响其它的所述扩展模块工作。
全文摘要
本发明提供一种可编程逻辑控制器与扩展模块的通信方法，通过通信协议状态机控制器和I/O刷新状态机控制器识别周期性的I/O刷新数据帧和非周期性的状态数据帧，在识别出发过来的非周期性的状态数据帧时，能立即向I/O刷新状态机控制器发出通知以要求I/O刷新状态机控制器响应接收到的状态数据帧；在识别出发过来的是I/O刷新数据帧时，会自动响应进行数据读写，减轻I/O刷新状态机控制器的负担，提高通信速度和通信效率；同时，采用串行通信线进行连接，引线极少，成本很低，节约生产资料资源，实现本发明的目的。
文档编号G05B19/05GK101592934SQ20091005415
公开日2009年12月2日 申请日期2009年6月30日 优先权日2009年6月30日
发明者侯金华, 成 应, 琚长江, 平 陈 申请人:上海电器科学研究所(集团)有限公司