专利名称：参考电压产生电路的制作方法
技术领域：
本发明涉及一种半导体集成电路，更具体地，涉及一种用于产生预定范围的电压 的参考电压产生电路。
背景技术：
为了保证使用半导体集成电路的器件的整体可靠性，稳定地保持半导体集成电路 的内部偏置参考电压是非常重要的。即，为了使器件的每个元件能够稳定地执行其固有的 功能，甚至在外部供电电压、环境温度、或工艺改变时，半导体集成电路也不受这些变化的 影响是重要的。为此，提供一种能够总是供给稳定和恒定的参考电压的参考电压产生电路 是必要的。然而，即使在这样的参考电压产生电路中，也可能存在使电路本身变得不稳定的 因素。这样的因素主要为温度、工艺条件或外部供电电压的变化。作为这样的参考电压产生电路的例子，有一种带隙参考电压产生电路。甚至在温 度、供电电压或工艺条件变化时，该带隙电压产生电路仍产生预定范围的电压(电位)。图1是示出了相关的带隙参考电压产生电路的电路图。参照图1，该相关的带隙参考电压产生电路包括运算放大器10，该运算放大器10 用于根据分别输入到其反相输入端(_)和其同相输入端(+)的参考电压输出稳定的电压； 第一 PMOS晶体管PM1，该第一 PMOS晶体管用于利用供电电压VDD输出对应于来自运算放 大器10的输出电压的偏置电流；以及参考电压电路20，该参考电压电路用于利用来自第一 PMOS晶体管PMl的偏置电流分别向运算放大器10的反相输入端㈠和同相输入端⑴提 供参考电压。该带隙参考电压产生电路还包括以上电操作(power-upoperation)驱动整个 电路的启动电路30、以及布置在第一 PMOS晶体管PMl和参考电压电路20之间的输出端NO。第一 PMOS晶体管PMl根据运算放大器10的输出电压而切换。第一 PMOS晶体管 PMl包括连接于供电电压VDD的源极和连接于输出端NO的漏极。第一 PMOS晶体管PMl向参考电压电路20提供偏置电流，该偏置电流对应于来自 运算放大器10的输出电压。参考电压电路20为由双极晶体管和电阻器构成的温度补偿电路。参考电压电路 20包括第一电阻器Rl和第一双极晶体管Ql，其中，第一电阻器Rl和第一双极晶体管Ql串 联连接在输出端NO和接地电压(ground voltage) VSS之间。参考电压电路20还包括第二 电阻器R2、第三电阻器R3、以及第二双极晶体管Q2，其中，第二电阻器R2、第三电阻器R3、以 及第二双极晶体管Q2串联连接在输出端NO和接地电压VSS之间。第一电阻器Rl和第一双极晶体管Ql之间的第一节点(node)m连接于运算放大 器10的反相输入端㈠。
4
第二电阻器R2和第三电阻器R3之间的第二节点N2连接于运算放大器10的同相 输入端⑴。第一双极晶体管Ql和第二双极晶体管Q2的基极连接于接地电压VSS，从而第一双 极晶体管Ql和第二双极晶体管Q2构成电流反射镜(current mirror)。第一双极晶体管Ql的发射极连接于第一节点Ni，而第一双极晶体管Ql的集电极 (collector)连接于接地电压VSS。第二双极晶体管Q2的发射极连接于第三电阻器R3，而第二双极晶体管Q2的集电 极连接于接地电压VSS。在具有上述结构的参考电压电路20中，根据第一至第三电阻器Rl、R2、R3之间的 电阻率，当一定的电流经由以电流反射镜形式连接的第一双极晶体管Ql和第二双极晶体 管Q2流向接地电压VSS的源极时，正参考电压和负参考电压分别提供给运算放大器10的 反相输入端(_)和同相输入端(+)。运算放大器10根据从参考电压电路20的第一节点m和第二节点N2提供的参考 电压输出恒定的带隙电压(band voltage)Vband。第二 PMOS晶体管PM2以二极管的形式连接于供电电压VDD，以向第一 PMOS晶体管 PMl提供供电电压VDD。启动电路30包括根据断电(power-down)信号pwd控制并连接于供电电压VDD 的第三PMOS晶体管PM3、以及源极连接于第三PMOS晶体管PM3的漏极的第四PMOS晶体管 PM4。第四PMOS晶体管PM4的栅极和漏极相互连接。启动电路30还包括第一 NMOS晶体 管匪1至第三NMOS晶体管匪3，它们以二极管的形式串联连接于第四PMOS晶体管PM4 ；第 五PMOS晶体管PM5，用于根据第一匪OS晶体管匪1至第三匪OS晶体管匪3的栅极电压而 输出运算放大器10的输出电压；以及第四NMOS晶体管NM4，该第四NMOS晶体管NM4根据 反相断电(power-down)信号pwd控制并连接于第五PMOS晶体管PM5和接地电压VSS。在启动电路30接通时或从空闲模式切换到工作模式(activemode)(正常模式) 时，其启动整个电路。当启动电路30从空闲模式切换到工作模式时，其唤醒(wake up)运 算放大器10。启动电路30还起到使带隙参考电压产生电路具有稳定的唤醒点的作用。相关的带隙参考电压产生电路将正比绝对温度(PTAT)电路产生的电压和具有负 温度系数的基极发射极结(base-emitter junction)的电压彼此相加，以输出不受温度变 化影响的稳定的参考电压。同时，具有上述结构的带隙参考电压产生电路的运算放大器10包括两个输入晶 体管，该两个输入晶体管连接至运算放大器10的反相输入端(-)和同相输入端(+)。如果 该两个输入晶体管制造为具有相同的尺寸，则运算放大器10可以输出稳定的电压。S卩，运 算放大器10可以根据所提供的参考电压输出稳定的带隙电压Vband。然而，如果设置在运算放大器10中的两个输入晶体管具有0. 11%或更高的失配， 则运算放大器10输出大约0. 4V的电压。在这种情况下，参考电压产生电路不能执行期望 的参考电压产生功能。图2是示出了当运算放大器的输入晶体管失配时相关的带隙参考电压产生电路 呈现的带隙输出电压特性的曲线图。如图2所示，在运算放大器10的两个输入晶体管在引起0%的失配A的工艺中实现时，相关的带隙参考电压产生电路输出稳定的参考电压。然而，当运算放大器10的两个 输入晶体管具有0. 11%或更高的失配B时，运算放大器10的输出电压不能增加到IV或更 高。在这种情况下，运算放大器10输出大约0.4V的参考电压。由于这个原因，相关的带隙 参考电压产生电路不能执行期望的参考电压产生功能。具体地，在相关的带隙参考电压产生电路中，当启动电路30处于空闲模式时，运 算放大器10的输出具有高电平。当在运算放大器10的两个输入晶体管的失配由于工艺的 变化而超过允许范围的情况下启动电路30从空闲模式切换到工作模式(正常模式)时，或 者启动电路30没有正常操作时，运算放大器10的输出电压未被设置在带隙内，或仍具有高 电平。由于上述原因，在启动电路30从空闲模式切换到工作模式时，启动电路30唤醒缓 慢。因此，相关的参考电压产生电路具有以下问题由于启动电路30的延迟唤醒时间，运算 放大器10不能具有稳定的唤醒点。
发明内容
因此，本发明针对一种参考电压产生电路，该参考电压产生电路基本消除了由于 相关技术的限制和缺点导致的一个或多个问题。本发明的一个目的是提供一种参考电压产生电路，该参考电压产生电路在从空闲 模式切换到工作模式时能够实现快速启动，并且能够提供稳定的带隙输出电压。本发明的另一个目的是提供一种参考电压产生电路，该参考电压产生电路在从空 闲模式切换到正常模式时能够支持稳定的启动，并且甚至在参考电压产生电路的各元件的 特性由于工艺失配而变化时能够稳定地操作。本发明的其他优点、目的和特征一部分将在下文中阐述，一部分对于本领域普通 技术人员而言通过下文的分析将变得显而易见或者可以从本发明的实践中获得。通过所写 的说明书及其权利要求以及附图中具体指出的结构，可以了解和获知本发明的这些目的和 其他优点。为了实现这些目的和其他优点以及根据本发明的目的，如在本文中所体现和概括 描述的，参考电压产生电路包括运算放大器，该运算放大器用于根据分别输入到运算放大 器的反相输入端和到运算放大器的同相输入端的参考电压来输出恒定的电压；以及启动电 路，当启动电路从空闲模式切换到工作模式时，该启动电路唤醒运算放大器，该启动电路包 括第一第一型晶体管，该第一第一型晶体管具有连接至运算放大器的输出的栅极、连接至 供电电压的源极、以及连接至第一和第二电阻器的漏极，以根据来自运算放大器的输出电 压向第一和第二电阻器提供恒定的参考电流，从而产生带隙输出电压，其中，第一电阻器和 第二电阻器并联连接于输出带隙输出电压的级。启动电路可以进一步包括低通滤波器，该低通滤波器包括第二第一型晶体管和 第一第二型晶体管，以从带隙输出电压去除射频噪声；以及第二第二型晶体管，用于在空闲 模式下控制带隙输出电压为0V。具体地，低通滤波器的第二第一型晶体管可以具有栅极、以 及源极，该源极连接至第一电阻器和第二电阻器之间并同时连接于第二第一型晶体管的栅 极。低通滤波器的第二第一型晶体管具有连接于第一第二型晶体管的栅极的漏极。第一第 二型晶体管可以具有连接于接地电压的源极、以及连接于接地电压的漏极。
启动电路可以进一步包括第二第一型晶体管，该第二第一型晶体管具有连接于 供电电压的源极、栅极和连接于第二第一型晶体管的栅极的漏极，当启动电路从空闲模式 切换为工作模式时，第二第一型晶体管导通；第一第二型晶体管，具有连接于第二第一型晶 体管的漏极的漏极，当启动电路从空闲模式切换为工作模式时，第一第二型晶体管截止，从 而使得供电电压在第一第二型晶体管的漏极中作为漏极电压被充电；第二第二型晶体管， 具有连接于第二第一型晶体管的栅极和第一第二型晶体管的漏极的栅极、以及连接至运算 放大器的输出的漏极，第二第二型晶体管通过在第一第二型晶体管的漏极中充电的电压导 通；以及第三和第四第二型晶体管，每个第三和第四第二型晶体管均具有提供当启动电路 从空闲模式切换为工作模式时所产生的反相断电信号的级的栅极，第三和第四第二型晶体 管通过反相断电信号同时导通。第一第二型晶体管可以具有连接至第一第一型晶体管的漏 极的栅极、以及连接至第四第二型晶体管的漏极的源极。第二第二型晶体管可以具有连接 至第三第二型晶体管的漏极的源极。每个第三和第四第二型晶体管可以具有连接至接地电 压的源极。第三和第四第二型晶体管可以在空闲模式中通过反相断电信号截止。第一第二 型晶体管可以通过空闲模式中所产生的OV带隙输出电压截止。该参考电压产生电路可以进一步包括第二和第三第一型晶体管，每个第二和第 三第一型晶体管均具有连接至供电电压的源极，每个第二和第三第一型晶体管利用供电电 压输出对应于来自运算放大器的输出电压的偏置电流；参考电压电路，包括分别连接于运 算放大器的反相输入端和同相输入端的第一节点和第二节点，以利用从第二和第三第一型 晶体管输出的偏置电流，经由第一和第二节点分别向运算放大器的反相输入端和同相输入 端提供参考电压；以及第四第一型晶体管，具有连接至供电电压的源极、连接至提供反相断 电信号的级的栅极，该第四第一型晶体管根据反相断电信号向第二和第三第一型晶体管提 供供电电压。每个第二和第三第一型晶体管均具有连接至运算放大器的输出的栅极。第二 第一型晶体管可以具有连接至参考电压电路的第一节点的漏极。第三第一型晶体管可以具 有连接至参考电压电路的第二节点的漏极。第四第一型晶体管可以具有连接至第二和第三 第一型晶体管的栅极的漏极。参考电压电路可以进一步包括并联连接在第一节点和接地电 压之间的第三电阻器和第一双极晶体管、并联连接在第二节点和接地电压之间的第四电阻 器和第二双极晶体管、以及串联连接在第二节点和第二双极晶体管之间的第五电阻器。第 三电阻器可以串联连接于第二第一型晶体管。第五电阻器可以串联连接于第三第一型晶体 管同时并联连接于第四电阻器。第一和第二双极晶体管可以具有连接于接地电压的基极， 以构成电流反射镜。第一双极晶体管可以具有连接于第一节点的发射极、以及连接于接地 电压的集电极。第二双极晶体管可以具有连接于第五电阻器的发射极、以及连接于接地电 压的集电极。第四第一型晶体管可以在空闲模式下导通，并且当第四第一型晶体管导通时， 运算放大器的输出可以被充以供电电压，从而第二和第三第一型晶体管可以截止。第一第一型晶体管可以向第一和第二电阻器提供恒定的参考电流，以产生0.6V 的带隙输出电压。第一型晶体管可以为P沟道型MOS晶体管，而第二型晶体管可以为N沟道型MOS
晶体管。可以理解的是，本发明的上述总体描述和以下的具体描述都是示例性的和说明性 的，并且旨在提供对所要求保护的本发明的进一步解释。
被包含以提供对本发明的进一步理解的附图结合在本申请中并构成本申请的一 部分，附图示出了本发明的实施方式并连同说明书一起用于阐述本发明的原理。在附图 中图1是示出了相关的带隙参考电压产生电路的电路图；图2是示出了当运算放大器的输入晶体管失配时相关的带隙参考电压产生电路 呈现的带隙输出电压特性的曲线图；图3是示出了根据本发明示例性实施例的参考电压产生电路的电路图；图4是示出了来自根据本发明示例性实施例的带隙参考电压产生电路的带隙输 出的模拟曲线图；以及图5是示出了根据本发明示例性实施例的当供电电压(VDD)从1. 62V到3. 6V变 化时产生的0. 6V带隙输出的模拟曲线图。
具体实施例方式现在将详细描述本发明的优选实施例，在附图中示出了实施例的实例。在下文中，将结合本发明的实施例详细描述根据本发明的结构和操作。尽管结合 至少一个实施例在附图中示出了本发明的结构和功能，并且参照附图和实施例进行了描 述，但本发明的技术构思、及其重要结构和功能并不局限于此。在下文中，将参照附图来描述根据本发明的参考电压产生电路的优选实施例。图3是示出了根据本发明示例性实施例的参考电压产生电路的电路图。具体地， 本发明的参考电压产生电路可以为带隙参考电压产生电路。参照图3，根据本发明的参考电压产生电路包括运算放大器100，用于根据分别 输入到其反相输入端㈠和其同相输入端⑴的参考电压而输出恒定的电压；参考电压电 路200，用于分别向运算放大器100的反相输入端(_)和同相输入端(+)提供参考电压；以 及启动电路300，当启动电路300从空闲模式切换为工作模式时，该启动电路唤醒运算放大 器 100。该参考电压产生电路还包括PM0S晶体管PMl和PM2，用于利用供电电压VDD输 出对应于来自运算放大器100的输出电压的偏置电流；以及另一 PMOS晶体管PM3，用于向 PMOS晶体管PMl和PM2提供供电电压VDD。每个PMOS晶体管PMl和PM2的源极均连接至供电电压VDD，并且其栅极均连接至 运算放大器100的输出。PMOS晶体管PMl的漏极连接至参考电压电路200的第一节点附。第一节点附连 接至运算放大器100的反相输入端(-)。PMOS晶体管PM2的漏极连接至参考电压电路200的第二节点N2。第二节点N2连 接至运算放大器100的同相输入端(+)。PMOS晶体管PM3的漏极连接至PMOS晶体管PMl和PM2 二者的栅极。参考电压电路200利用从PMOS晶体管PMl和PM2输出的偏置电流，经由第一节点 Nl和第二节点N2分别向运算放大器100的反相输入端(_)和同相输入端(+)提供参考电压。PMOS晶体管PM3的源极连接至供电电压VDD，并且其栅极连接至用于提供反相断 电信号pwdb的级。因此，PMOS晶体管PM3根据反相断电信号pwdb向PMOS晶体管PMl和 PM2提供供电电压VDD。信号pwdb表示从断电信号pwd反相得到的信号。当信号pwd具有 高电平时，信号pwdb具有低电平。另一方面，当信号pwd具有低电平时，信号pwdb具有高 电平。启动电路300包括PMOS晶体管PM5，该PMOS晶体管PM5根据来自运算放大器100 的输出电压向连接至PMOS晶体管PM5的漏极的电阻器R4和R5提供恒定的参考电流，以产 生分压的带隙输出电压Vref。电阻器R4和R5可以具有相同的电阻值。PMOS晶体管PM5的栅极连接至运算放大器100的输出，并且其源极连接至供电电 压 VDD。启动电路300进一步包括低通滤波器、以及用于防止功率损耗的NMOS晶体管匪5。低通滤波器包括PMOS晶体管PM6和NMOS晶体管NM6，而且起到从带隙输出电压 Vref去除射频噪声的作用。 具体地，低通滤波器的PMOS晶体管PM6的源极连接在电阻器R4和R5之间。PMOS 晶体管PM6的源极还连接至PMOS晶体管PM6的栅极。PMOS晶体管PM6的漏极还连接至 NMOS晶体管NM6的栅极。NMOS晶体管NM6的源极和漏极连接至接地电压GND。匪OS晶体管匪5的漏极连接至PMOS晶体管PM5的漏极。匪OS晶体管匪5起到控 制带隙输出电压Vref为OV的作用，从而防止整个电路损耗功率。根据断电信号pwd来驱 动NMOS晶体管NM6。NMOS晶体管NM6的源极连接至接地电压GND。当启动电路300从空闲模式切换为工作模式(正常模式)或从工作模式切换为空 闲模式时，使得运算放大器100具有其输入和输出所需要的稳定唤醒点。为此，除了 PMOS 晶体管PM3，启动电路300包括另一 PMOS晶体管PM4、以及四个匪OS晶体管匪1、匪2、匪3 禾口 NM4。当启动电路300从空闲模式切换为工作模式时，PMOS晶体管PM4导通。PMOS晶体管PM4的源极连接至供电电压VDD。PMOS晶体管PM4的栅极和漏极相互 连接。当启动电路300从空闲模式切换为工作模式时，NMOS晶体管匪3截止。匪OS晶体管匪3的漏极连接至PMOS晶体管PM4的漏极。因此，当匪OS晶体管匪3 截止时，供电电压VDD为匪OS晶体管匪3的漏极电压充电。匪OS晶体管匪1的栅极连接至PMOS晶体管PM4和匪OS晶体管匪3 二者的漏极。 NMOS晶体管匪1的漏极连接至运算放大器100的输出。因此，NMOS晶体管匪1通过在NMOS 晶体管匪3中充电的电压VDD来导通。当启动电路300从空闲模式切换至工作模式时输出的反相断电信号pwdb被输入 到匪OS晶体管匪2和匪4时，匪OS晶体管匪2和匪4同时导通。NMOS晶体管匪2和NM4共同连接至用于反相断电信号pwdb的供电级。在下文中，将更详细地描述四个NMOS晶体管匪1、匪2、匪3和NM4的连接结构。 NMOS晶体管匪3的栅极连接至PMOS晶体管PM5的漏极。NMOS晶体管匪3的源极连接至 匪OS晶体管匪4的漏极。匪OS晶体管匪1的源极连接至匪OS晶体管匪2的漏极。匪OS晶体管匪2和NM4的源极均连接至接地电压GND。因此，当启动电路300从空闲模式切换至工作模式时，来自运算放大器100的输出 被从供电电压VDD的电平放电到对应于参考电压产生电路的期望唤醒点的“VDD-1”V的电平。当启动电路300从空闲模式切换至工作模式时，PMOS晶体管PM4、NMOS晶体管 匪3、NMOS晶体管匪1、NMOS晶体管匪2和NM4、以及运算放大器100连续操作，直到带隙输 出电压Vref稳定，即达到0. 6V。当带隙输出电压Vref达到0. 6V时，匪OS晶体管匪3导通，从而匪OS晶体管匪3 的漏极电压对应于0V。当NMOS晶体管匪3的漏极电压对应于OV时，NMOS晶体管匪1截 止。此时，启动电路300终止其操作。另一方面，当启动电路300处于空闲模式时，NMOS晶体管匪2和NM4通过反相断电 信号pwdb而截止。并且，NMOS晶体管匪3通过空闲模式下为OV的带隙输出电压Vref而 截止。结果，在空闲模式下的参考电压产生电路的总电流损耗为ΟμΑ。参考电压电路200包括电阻器R1、R2和R3、以及双极晶体管Ql和Q2。在下文中， 将结合连接于运算放大器100的反相输入端(-)的第一节点m和连接于运算放大器100 的同相输入端(+)的第二节点N2来描述参考电压电路200的结构。电阻器Rl和第一双极晶体管Ql并联连接于第一节点m和接地电压GND。电阻器 Rl串联连接于PMOS晶体管PMl。电阻器R3和第二双极晶体管Q2并联连接于第二节点N2和接地电压GND。电阻 器R2连接于第二节点N2和第二双极晶体管Q2之间。电阻器R2串联连接于PMOS晶体管 PM2。电阻器R2和R3并联连接。第一双极晶体管Ql和第二双极晶体管Q2的基极都连接于接地电压GND，从而它们 构成电流反射镜。第一双极晶体管Ql的发射极连接于第一节点Ni，而其集电极连接于接地 电压GND。第二双极晶体管Q2的发射极连接于电阻器R2，而其集电极连接于接地电压GND。当启动电路300处于空闲模式时，PMOS晶体管PM3导通。当PMOS晶体管PM3导 通时，运算放大器100的输出被充以供电电压VDD。结果，PMOS晶体管PMl和PM2截止。在根据本发明的上述参考电压产生电路中，PMOS晶体管PM5向电阻器R4和R5提 供恒定的参考电流，进而实现电压分压，从而产生0. 6V的带隙输出电压Vref。具体地，当启 动电路300从空闲模式切换至工作模式时，带隙输出电压Vref快速变为0. 6V，并且然后保 持在一定的电平。图4是示出了来自根据本发明示例性实施例的带隙参考电压产生电路的带隙输 出的模拟曲线图。参照图4，可以看出，甚至当运算放大器100的两个输入晶体管在引起 0.11(1. ImV)或(IOmV)失配的工艺中实现时，运算放大器100仍输出稳定的带隙参考 电压D或E。同时，图4中的“C”表示在运算放大器100的两个输入晶体管的匹配状态(0% (OmV)的失配)中所产生的带隙输出。图5是示出了根据本发明示例性实施例的当供电电压VDD从1. 62V到3. 6V变化 时产生的0. 6V的带隙输出的模拟曲线图。在本发明中，由于PMOS晶体管PMl和电阻器Rl串联连接，PMOS晶体管PM2和电阻器R2串联连接，并且电阻器R2和R3并联连接，所以支持 从1. 62V至3. 6V变化的宽范围的供电电压VDD。如图5所示，甚至在供电电压VDD从1. 62V 至3. 6V变化的宽范围内，也可以保持0. 6V的稳定带隙输出。根据本发明的用作带隙参考电压产生电路的参考电压产生电路提供了以下效果。首先，通过减少参考电压产生电路的启动操作中的唤醒时间，可以实现稳定性方 面的改善。第二，当操作模式从空闲模式切换至工作模式(正常模式)时，可以实现稳定的启 动，从而快速地获得稳定的输出电压。第三，当操作模式从空闲模式切换至工作模式时，甚至当运算放大器的两个输入 晶体管在引起失配的工艺中实现时，仍可以输出所需的稳定的0. 6V的带隙参考电压， 从而实现带隙输出稳定性方面的改善。第四，当操作模式从空闲模式切换至工作模式时，甚至当运算放大器的输入级处 的电阻器和双极晶体管在引起30%失配的工艺中实现时，仍可以实现正常的唤醒。第五，可以支持1. 62V至3. 6V的宽范围的供电电压VDD，并且在供电电压VDD从 1. 62V至3. 6V的宽范围内也可以保持0. 6V的稳定带隙输出。在不脱离本发明的精神或范围的前提下可以对本发明作各种修改及变形，这对于 本领域技术人员而言是显而易见的。因此，本发明意在涵盖在所附权利要求及其等同替换 的范围内的对本发明的修改和变形。
权利要求
一种参考电压产生电路，包括运算放大器，所述运算放大器根据分别输入到所述运算放大器的反相输入端和所述运算放大器的同相输入端的参考电压输出恒定的电压；以及启动电路，当所述启动电路从空闲模式切换为工作模式时，所述启动电路用于唤醒所述运算放大器，所述启动电路包括第一第一型晶体管，所述第一第一型晶体管具有连接至所述运算放大器的输出的栅极、连接至供电电压的源极、以及连接至第一电阻器和第二电阻器的漏极，以根据来自所述运算放大器的输出电压向第一电阻器和第二电阻器提供恒定的参考电流，从而产生带隙输出电压，其中，所述第一电阻器和所述第二电阻器与输出带隙输出电压的级并联连接。
2.根据权利要求1所述的参考电压产生电路，其中，所述启动电路进一步包括低通滤波器，其中，所述低通滤波器包括第二第一型晶体管和第一第二型晶体管，以从 所述带隙输出电压去除射频噪声；以及第二第二型晶体管，所述第二第二型晶体管用于在空闲模式控制所述带隙输出电压为OV。
3.根据权利要求2所述的参考电压产生电路，其中，所述低通滤波器的第二第一型晶 体管具有栅极和源极，所述源极连接至所述第一电阻器和所述第二电阻器之间并同时连接 于所述第二第一型晶体管的栅极，其中，所述低通滤波器的第二第一型晶体管具有连接于 所述第一第二型晶体管的栅极的漏极，其中，所述第一第二型晶体管具有连接于接地电压 的源极、以及连接于所述接地电压的漏极。
4.根据权利要求1所述的参考电压产生电路，其中，所述启动电路进一步包括第二第一型晶体管，所述第二第一型晶体管具有连接于供电电压的源极、栅极、以及 连接于所述第二第一型晶体管的栅极的漏极，当所述启动电路从空闲模式切换到工作模式 时，所述第二第一型晶体管导通；第一第二型晶体管，所述第一第二型晶体管具有连接于所述第二第一型晶体管的漏极 的漏极，当所述启动电路从空闲模式切换到工作模式时，所述第一第二型晶体管截止，从而 使所述供电电压在所述第一第二型晶体管的漏极中作为漏极电压被充电；第二第二型晶体管，所述第二第二型晶体管具有连接至所述第二第一型晶体管的漏极 和所述第一第二型晶体管的漏极的栅极、以及连接至所述运算放大器的输出的漏极，所述 第二第二型晶体管通过在所述第一第二型晶体管的漏极中充电的电压而导通；以及第三和第四第二型晶体管，每个所述第三和第四第二型晶体管均具有连接于提供反相 断电信号的级的栅极，所述反相断电信号在所述启动电路从空闲模式切换到工作模式时产 生，所述第三和第四第二型晶体管通过所述反相断电信号同时导通。
5.根据权利要求4所述的参考电压产生电路，其中，所述第一第二型晶体管具有连接 至所述第一第一型晶体管的漏极的栅极、以及连接至所述第四第二型晶体管的漏极的源 极，其中，所述第二第二型晶体管具有连接至所述第三第二型晶体管的漏极的源极，其中， 每个所述第三和第四第二型晶体管具有连接至接地电压
6.根据权利要求4所述的参考电压产生电路，其中，所述第三和第四第二型晶体管在 空闲模式下通过所述反相断电信号截止，并且所述第一第二型晶体管通过在空闲模式下产 生的OV带隙输出电压截止。
7.根据权利要求1所述的参考电压产生电路，进一步包括第二和第三第一型晶体管，每个所述第二和第三第一型晶体管均具有连接至所述供电 电压的源极，每个所述第二和第三第一型晶体管利用所述供电电压输出对应于来自所述运 算放大器的输出电压的偏置电流；参考电压电路，包括第一节点和第二节点，所述第一节点和第二节点分别连接于所述 运算放大器的反相输入端和同相输入端，以利用从所述第二和第三第一型晶体管输出的偏 置电流，经由所述第一节点和第二节点分别向所述运算放大器的反相输入端和同相输入端 提供所述参考电压；以及第四第一型晶体管，所述第四第一型晶体管具有连接至所述供电电压的源极、连接至 提供反相断电信号的级的栅极，所述第四第一型晶体管根据所述反相断电信号向所述第二 和第三第一型晶体管提供所述供电电压。
8.根据权利要求7所述的参考电压产生电路，其中每个所述第二和第三第一型晶体管均具有连接至所述运算放大器的输出的栅极； 所述第二第一型晶体管具有连接至所述参考电压电路的第一节点的漏极；并且 所述第三第一型晶体管具有连接至所述参考电压电路的第二节点的漏极。
9.根据权利要求7所述的参考电压产生电路，其中，所述第四第一型晶体管具有连接 至所述第二和第三第一型晶体管的栅极的漏极。
10.根据权利要求7所述的参考电压产生电路，其中，所述参考电压电路进一步包括 第三电阻器和第一双极晶体管，所述第三电阻器和所述第一双极晶体管并联连接于所述第一节点和所述接地电压；第四电阻器和第二双极晶体管，所述第四电阻器和所述第二双极晶体管并联连接于所 述第二节点和所述接地电压；以及第五电阻器，所述第五电阻器串联连接在所述第二节点和所述第二双极晶体管之间。
11.根据权利要求10所述的参考电压产生电路，其中所述第三电阻器串联连接于所述第二第一型晶体管，并且所述第五电阻器串联连接于 所述第三第一型晶体管且同时并联连接于所述第四电阻器；所述第一双极晶体管和所述第二双极晶体管具有连接于所述接地电压的基极，以构成 电流反射镜；所述第一双极晶体管具有连接于所述第一节点的发射极、以及连接于所述接地电压的 集电极；并且所述第二双极晶体管具有连接于所述第五电阻器的发射极、以及连接于所述接地电压 的集电极。
12.根据权利要求7所述的参考电压产生电路，其中，所述第四第一型晶体管在所述空 闲模式下导通，并且当所述第四第一型晶体管导通时所述运算放大器的输出被充以所述供 电电压，从而所述第二和第三第一型晶体管截止。
13.根据权利要求1所述的参考电压产生电路，其中，所述第一第一型晶体管向所述第 一电阻器和所述第二电阻器提供恒定的参考电流，以产生0. 6V的带隙输出电压。
14.根据权利要求1至11中任一项所述的参考电压产生电路，其中，各第一型晶体管为 P沟道型MOS晶体管，而各第二型晶体管为N沟道型MOS晶体管。
全文摘要
本发明公开了一种用于半导体集成电路中的用以产生预定范围电压的参考电压产生电路。该参考电压产生电路包括运算放大器，根据分别输入到运算放大器的反相输入端和运算放大器的同相输入端的参考电压输出恒定的电压；以及启动电路，当启动电路从空闲模式切换到工作模式时，该启动电路用于唤醒运算放大器。该启动电路包括第一型晶体管，具有连接至运算放大器的输出的栅极、连接至供电电压的源极、以及连接至各电阻器的漏极，以根据来自运算放大器的输出电压向电阻器提供恒定的参考电流，从而产生带隙输出电压。其中，各电阻器并联连接于输出带隙输出电压的级，以产生0.6V的带隙输出电压。
文档编号G05F3/26GK101881985SQ20091021553
公开日2010年11月10日 申请日期2009年12月28日 优先权日2008年12月29日
发明者赵殷相 申请人:东部高科股份有限公司