专利名称：利用低突波预调节来产生vptat和/或带隙电压的电路及方法
技术领域：
本发明诸实施例一般涉及产生与绝对温度成比例的电压(VPTAT)和/或带隙电压输出(VGO)的电路及方法。
背景技术：
与绝对温度成比例的电压(VPTAT)可被用在例如温度传器中，以及带隙电压基准电路中。举例来说，带隙电压基准电路可被用来向工作于温度波动的环境中的电路提供基本上恒定的基准电压。通常，带隙电压基准电路将与绝对温度互补的电压(VCTAT)和与绝对温度成比例的电压(VPTAT)相加来产生带隙基准输出电压(VG0)。VCTAT通常是简单的二极管电压，也被称作基极-至-发射极电压降、正向电压降、基极-发射极电压或者简称为VBE。这样的二极管电压通常是由二极管接法的晶体管(也就是将基极和集电极连接在一起的BJT晶体管)提供。VPTAT可从一个或者更多的VBE中得到，其中AVBE是具有不同发射极面积和/或电流、从而工作于不同电流密度的BJT晶体管的VBE之间的差。然而，由于BJT晶体管一般以随机方式老化，因此VPTAT (以及VCTAT)将随时间趋于漂移，这将对依赖于VPTAT的精确性(和在带隙电压基准电路的情况下的VCTAT的精确性)的温度传感器和/或带隙电压基准电路造成不利影响。理想的是减少这样的漂移。另外，VPTAT和带隙电压基准电路产生噪声，其主要分量为Ι/f噪声(有时被称作为闪烁噪声)，其与基极电流有关。理想的是减少Ι/f噪声。
发明内容
这里提供了用来产生与绝对温度成比例的电压(VPTAT)和/或具有低Ι/f噪声的带隙电压输出(VGO)的电路及方法。电路包括由X个晶体管构成的一组晶体管。通过向第一基极-发射极电压支路内的各个晶体管的电流路径(集电极和发射极之间)提供第一量
7的电流，该电路的第一基极-发射极电压支路被用来产生第一基极-发射极电压(VBEl)。 通过向第二基极-发射极电压支路内的各个晶体管的电流路径(集电极和发射极之间)提供第二量的电流，该电路的第二基极-发射极电压支路被用来产生第二基极-发射极电压 (VBE2)。在一些实施例中，X个晶体管中的N个被连接至第二基极-发射极电压支路，以使它们的电流通过倍数N与连接在第一基极-发射极电压支路中的晶体管中的电流相关。该电路还可包括第一电流预调节支路和/或第二电流预调节支路。第一电流预调节支路被配置为向第一电流预调节支路内的各个晶体管提供基本上与第一量的电流相等的电流。第二电流预调节支路被配置为向第二电流预调节支路内的各个晶体管提供基本上与第二量的电流相等的电流。VPTAT可基于VBEl和VBE2来产生，例如，通过确定VBEl和VBE2之间的差来产生。控制器可控制该电路中的开关，以随时间选择性地改变X个晶体管中的哪些处于第一基极-发射极电压支路、第二基极-发射极电压支路、第一电流预调节支路和第二电流预调节支路中。此外，利用X个晶体管中的至少一个，另一电路部分(例如，CTAT支路)可被用来产生与绝对温度互补的电压(VCTAT)。利用VPTAT和VCTAT，例如，将它们相加，来得到带隙基准电压输出(VGO)。所述控制器还能控制开关来随时间改变哪个/哪些晶体管被用来产生VCTAT。而且，利用第一和/或第二电流预调节支路，哪个/哪些晶体管被切入CTAT支路和从CTAT支路切出是可以适当地被预调节的。如果利用开关使得晶体管从正处于第一基极-发射极电压支路(或者“CTAT”支路)中突然被转移至第二基极-发射极电压支路中，那么提供给该晶体管的电流路径的电流将突然减少(例如，减少N倍)，这将导致发生对VPTAT和/或VGO的精确性产生不利影响的突波。另外，如果利用开关使得晶体管从正处于第二基极-发射极电压支路中突然被改变为处于第一基极-发射极电压支路(或者“CTAT”支路)中，那么提供给该晶体管的电流路径的电流将立即增加(例如，增加N倍)，这也可导致发生对VPTAT和/或VGO的精确性产生不利影响的突波。为了大大地减少这样的突波和这类突波的影响，当晶体管被从一个支路切出和被切入另一支路从而提供给该晶体管的电流路径的电流会增加或者减少 (例如，变化N倍)时，电流预调节支路被用来对该晶体管进行预调节。根据以下提出的详细描述、附图以及权利要求，本发明的实施例的进一步的和替代性的实施例，以及特性、特征和优点将会变得更显而易见。
图1例示示例性的常规带隙电压基准电路。图2A例示替代性的示例性的常规带隙电压基准电路。图2B例示用来产生与绝对温度成比例的电压(VPTAT)的示例性电路。图3例示另一示例性的常规带隙电压基准电路。图4A、4B、5A和5B例示可克服图1和图2A电路中的一些缺陷的各种不同的带隙电压基准电路。图6例示可克服图2B电路中的一些缺陷、用来产生与绝对温度成比例的电压 (VPTAT)的电路。图7例示可克服图3电路中的一些缺陷的带隙电压基准电路。
图8A例示常规的带隙基准电压或者VPTAT电路的示例性的1/F噪声。图8B例示图4A-7的实施例如何能够被用来展宽1/F噪声，从而减少其尖峰光谱含量。图9A是用来概括用于产生VPTAT的各个实施例的高级流程图。图9B是用来概括用于产生带隙电压的各个实施例的高级流程图。图IOA例示根据本发明的实施例的包括“高电流区”支路的电路，该支路能用来减少在晶体管被切换至会增加通过该晶体管的电流的支路时产生的突波。图IOB例示根据本发明的实施例的包括“低电流区”支路的电路，该支路被用来减少在晶体管被切换至会减少通过该晶体管的电流的支路时产生的突波。图IOC例示根据本发明的实施例的包括“低电流区”支路和“高电流区”支路的电路。图IOD为可被用来控制电路的各个晶体管如何被切入和被切出包括“低电流区” 支路和“高电流区”支路的电路的各个不同支路的示例性时序图，其中N = 4。图11例示参照图IOA和IOB说明的实施例是如何能够被用来减少带隙电压基准电路的输出中的突波。图12A为被用来概括用于产生VPTAT的另一实施例的高级流程图。图12B是被用来概括用于产生带隙电压的另一实施例的高级流程图。图13为包括本发明的实施例的带隙电压基准电路的示例性的固定输出线性电压调节器的高级框图。图14为包括本发明的实施例的带隙电压基准电路的示例性的输出可调节线性电压调节器的高级框图。图15为根据本发明的实施例的示例性的温度传感器的高级框图。
具体实施例方式图1例示示例性的常规的包含N+1个晶体管的带隙电压基准电路100，包括在该电路的一个支路上并联连接的二极管接法晶体管Ql至QN(这被称为“N”支路，因为它包括N 个晶体管)、另一二极管接法晶体管QN+1、差动输入放大器120 (例如运算放大器)、一对电阻器Rl以及电阻器R2。在这种配置中，晶体管QN+1被用来产生VCTAT，晶体管Ql至QN连同晶体管QN+1被用来产生VPTAT。在该实施例中，QN+1可被认为是在“ 1 ”支路和“CTAT”支路两者中，其术语将参照图3进一步解释。更具体地来讲，VCTAT为晶体管QN+1的基极-发射极电压(VBE)的函数，VPTAT为AVBE的函数，AVBE为晶体管QN+1的基极-发射极电压和并联连接的晶体管Ql至QN的基极-发射极电压之间的差的函数。在这里，带隙电压输出(VGO)表示如下=VGO = VBE+ (R1/R2) *Vt*ln (N)。如果 VBE (约等于)0. 7V，且(Rl/ R2)*Vt*ln(N) 0. 5V，那么VGO 1. 2V。在图1的配置中，由于晶体管QN+1的老化情况与晶体管Ql至QN中的至少一些不同，所以带隙电压输出(VGO)将随着时间漂移，这将是不合需要的。图2A例示另一示例性的常规带隙电压基准电路200A，包括并联连接的晶体管Ql 至QN(在“N”支路中)、另一晶体管QN+1 (在“1”支路中)、差动输入放大器120、电阻器R1、 电阻器R2、二极管接法晶体管QN+2(在“CTAT”支路中)以及电流吸收器I。在这种配置中，晶体管QN+2被用来产生VCTAT，而晶体管Ql至QN+1被用来产生VPTAT。在该配置中，如果晶体管QN+2的老化情况与晶体管Ql至QN+1中的至少一些晶体管不同，那么VCTAT相对于 VPTAT就会漂移，从而导致发生不合需要的VGO的漂移。同样，如果晶体管QN+1的老化情况与晶体管Ql至QN中的至少一些不同，那么VPTAT就会漂移，从而导致不合需要的VGO的漂移。图2B例示示例性的用来产生VPTAT的常规电路200B，包括并联连接的晶体管Ql 至QN(在“N”支路中)、另一晶体管QN+1 (在“1”支路中)、差动输入放大器120、电阻器R1、 R2和R3、以及电流吸收器I。在该配置中，如果晶体管QN+1的老化情况与晶体管Ql至QN 中的至少一些不同，那么将发生不合需要的VPTAT的漂移。将图2B和图2A进行比较，发现除了在图2B中用电阻器R3代替了晶体管QN+2夕卜，图2B与图2A相同。由于在图2B中不会产生VCTAT，所以没有“ CTAT ”支路。在图1中，被连接至电阻器Rl的上端的差动输入放大器120的输出通过反馈回路调节，直到放大器120的非反相(+)输入和反相输入(_)相等。这将两个Rl电阻器两端的电压设置成相等，从而在两条支路上建立了相等的电流，确立了如上所述的ΔΥΒΕ。在图 2Α和图2Β中，放大器120的作用是为了在“N”和“1”晶体管的集电极上建立相同的电势。 这样就在电阻器R2两端建立了 AVBE，使得电流AVBE/R2流过电阻器R1。在图2Α的情形中，这设定了 VGO = VCTAT+ Δ VBE+R1/R2* Δ VBE = VCTAT+ Δ VBE* (1+R1/R2)。注意 Δ VBE 为 PTAT 电压。类似地，在图 2Β 中，VPTAT = Δ VBE* (1+(R1+R3)/R2)。图3例示另一示例性的常规带隙电压基准电路300，包括并联连接的晶体管Ql至 QN(在“N”支路中)、晶体管QN+1 (在“ 1 ”支路中)，以及另一晶体管QN+2 (在“CTAT”支路中)。在该配置中，晶体管QN+2被用来产生VCTAT，晶体管Ql至QN连同晶体管QN+1 —起被用来产生VPTAT。更具体地讲，VCTAT是晶体管QN+2的基极发射极电压(VBE)的函数， VPTAT是AVBE的函数，AVBE为晶体管QN+1的基极-发射极电压和并联连接的晶体管Ql 至QN的基极-发射极电压之间的差的函数。在图1中，放大器120向“N”和“1”支路提供电流。结果，放大器拓扑应该具有缓冲输出级。这将引入放大器偏移，因而增大了在带隙输出(VGO)看到的偏移。然而，消除对缓冲器的需求是可能的。放大器120相反可被用来控制PMOS晶体管的栅极，PMOS晶体管具有很高的输入阻抗，几乎不从放大器120吸取DC电流。如图3中所示，正是这些PMOS晶体管，而不是放大器120向“N”、“l”和“CTAT”支路提供电流。由于PMOS晶体管的栅极被连接在一起，且它们的源极端都被连接至正电压线，因此这些晶体管的源极-至-栅极电压是相等的。结果，“N”、“l”和“CTAT”支路工作于相同的电流Iptat0由于负反馈，放大器120 调整共同的PMOS栅电压直到放大器120的非反相端(+)和反相端(_)的电势相等。该情形在Ipat*R2+ (VBE- Δ VBE) = VBE时会发生，其中VBE对应于单个NPN晶体管的基极-至-发射极电压。因而，Iptat = AVBE/R2。在这里，带隙电压输出(VGO)表达如下VG0 = VBE+Rl/R2*Vt*ln (N)。如果VBE 0. 7V，且Rl/R2*Vt*ln(N) 0. 5V，那么VGO 1. 2V。在图3的配置中，由于晶体管QN+1和 QN+2的老化情况彼此不同，并且与至少晶体管Ql至QN中的一些晶体管不同，所以带隙电压输出(VGO)会随时间漂移，这将是不合需要的。图1-3被用来示例说明一些示例性的常规的带隙电压基准电路和VPTAT电路的不足之处。如上所述，这样的不足是由电路中的各个晶体管的不同老化情况导致的，这会导致 VPTAT,VCTAT和/和VGO随时间发生不合需要的漂移。下面的图4A-9B，在相关的共同所有的题为“用来产生VPTAT和/或带隙电压的电路和方法”的美国专利申请No. 12/111，796中有所介绍，示例说明以上描述电路的各种方式的缺陷可被克服。在其他的带隙电压基准电路和VPTAT中存在相同的缺陷。因此，尽管使用下面要讨论的多个附图来阐明如何克服以上描述的缺陷，但是本领域的普通技术人员从本文的描述中会理解以下描述的实施例的概念如何能应用到其它替代的带隙电压基准电路和替代的VPTAT电路中。
图4A例示带隙电压基准电路400A，其为以上参照图1描述的电路100的变形。带隙电压基准电路400A包括N+1个晶体管(也就是晶体管Ql至QN+1)、差动输入放大器120、 一对电阻器Rl、以及电阻器R2。带隙电压基准电路400A还包括开关Sl至SN+1，每个开关都被示为双刀双掷开关。可采用一对单刀单掷开关代替双刀双掷开关，但是这样的一对将仍被称为开关。例如，可利用CMOS晶体管来实现这些开关。 将图4A与图1进行比较可见，图4A中的晶体管Q4由开关S4连接，以使其以与图 1中所示的晶体管QN+1连接方式相同，并且图4A中余下的晶体管都由它们各自的开关以与图1中所示的晶体管Ql至QN相同的连接方式被连接。换句话说，在图4A中，晶体管Q4被连接为独立的“1” 二极管接法晶体管(在“1”支路和“CTAT”支路中)，余下的N个晶体管被连接为并联的二极管接法晶体管(在“N”支路中)。在一实施例中，开关由控制器402控制以使被连接为独立的二极管接法晶体管的 “1”晶体管随时间改变(例如，以一种循环或者随机的方式)，这还意味着多个并联的二极管接法晶体管随时间改变(例如，以一种循环或者随机的方式)。换言之，N+1个晶体管中的1被用来产生第一基极-发射极电压(VBEl)，并且N+1个晶体管中的N被用来产生第二基极-发射极电压(VBE2)。VBEl和VBE2之间的差被用来产生VPTAT。在图4A中，VBEl还被用来产生VCTAT。哪些晶体管被用来产生VBE1、从而产生VPTAT和VCTAT是随时间改变的(例如，以循环或者随机的方式)。这样，如果利用例如滤波器404来对VGO进行平均化， 那么任何单独晶体管的老化的影响就达到平衡，从而减少经滤波的VGO的漂移。换言之换言之，哪些晶体管处于“ 1 ”、“CTAT”和“N”支路中是随着时间改变的。在一实施例中，在N+1个周期的时间内，N+1个晶体管中的每个都可被选择用来产生VBE1，以及用来产生VBE2。然而，这不是必需的。在一实施例中，控制器402控制开关产生可预计形状的开关噪声，该开关噪声可由滤波器404或者另一滤波器滤波。这可包括特意地不利用某些晶体管来产生VBEl和/或特意地不利用某些晶体管来产生VBE2，和/或特意地不利用某些晶体管来产生VCTAT。控制器402可由简单的计数器、状态机、微控制器、 处理器来实现，但是并不局限于此。在某些实施例中，例如，利用可作为控制器的一部分或者控制器能够实现的随机或者伪随机的数字发生器，控制器402能够任意地选择哪个/哪些晶体管被用来产生VBEl和/或哪个/哪些晶体管被用来产生VCTAT。即使存在随机的或者伪随机排序的晶体管，某些晶体管也可被特意地不用来产生VBE1、VBE2和/或VCTAT。 当控制器402循环决定哪个/哪些晶体管被用来产生VBEl和/或哪个/哪些晶体管被用来产生VCTAT时，循环可总为同一次序，或者循环次序也可变化。而且，在循环期间，某些晶体管可被特意地不用来产生VBE1、VBE2和/或VCTAT。换句话说，在电路的一个或者更多个支路中，某些晶体管可特意地不被利用。
在图4A的实施例中，各个晶体管总是为二极管接法。因此，每个二极管可以为固定的二极管接法，图4A中的双刀双掷开关Sl至SN+1 (或者替代的单刀单掷开关对)可被单刀单掷开关所替代，如图4B中的带隙电压基准电路400B所示。在本文描述的这种实施例以及其他实施例中，当开关被用来选择性地改变电路结构时，最好采用先闭后断的方式 (也就是在旧的连接被断开前建立新的连接)来控制开关，以使移动触点始终不会开路，从而防止VPTAT (和/或VCTAT和/或VG0)发生闪变。在图4A和4B的实施例中，假设当产生VBEl和VBE2时期望的是利用比率为N至 1的晶体管(例如N = 8)。可替代地，可利用2*(N+1)个晶体管来实现，象图4A和4B中的晶体管Q4那样同时连接2个晶体管，并且象图4A和4B中的晶体管Ql那样连接剩下的2*N 个晶体管。因而，更一般地讲，假设X个晶体管被用来产生VBEl和VBE2，X个晶体管中的第一小组Y个晶体管可被用来产生第一基极-发射极电压(VBEl)，并且X个晶体管中的第二小组Z个晶体管可被用来产生第二基极-发射极电压(VBE2)，其中1彡Y < Z < X。图5A例示带隙电压基准电路500A，其为以上参照图2A描述的电路200A的变形。 带隙电压基准电路500A包括N+2个晶体管(也就是晶体管Ql至QN+幻、差动输入放大器 120、电阻器Rl、电阻器R2和电流吸收器I。带隙电压基准电路500A还包括开关Sl至SN+1， 每个开关都被显示为双刀双掷开关。可利用一对单刀单掷开关来代替双刀双掷开关，但是该对开关仍被称为开关。将图5A和图2A进行比较可见，在两个图中开关QN+2的连接方式相同，图5A中的晶体管Q4由开关S4连接，以使其以与图2中晶体管QN+1相同的连接方式被连接，并且图 5A中的其余晶体管由它们各自的开关以与图2A中的晶体管Ql至QN相同的方式被连接。 在这里，N+2个晶体管中的1被用来产生第一基极-发射极电压(VBEl)，N+2个晶体管中的 N被用来产生第二基极-发射极电压(VBE2)，且VBEl和VBE2之间的差被用来产生VPTAT。 在图5A中，N+2个晶体管中的一个(也就是晶体管QN+2)总是被用来产生VCTAT。哪个晶体管被用来产生VBEl和VBE2是随时间变化的(例如，以循环或者随机的方式)。这样，如果利用例如滤波器404来平均化VG0，那么任何单个晶体管的老化对VPTAT的影响就被平均化，从而减少了经过滤波的VGO的漂移。换言之，在图5A中，哪些晶体管处于“1”和“N”支路是随时间变化的，但是，晶体管QN+2处于“CTAT”支路中不会改变。根据一实施例，在N+1个周期的时间中，N+1个晶体管中的每一个都被选择用来产生VBE1，以及用来产生VBE2。然而，这不是必需的。根据一实施例，控制器402控制开关产生可预计形状的开关噪声，该开关噪声可被滤波器404或者另一滤波器滤波。这可包括特意地不利用某些晶体管来产生VBEl和/或特意地不利用某些晶体管来产生VBE2。以上描述了控制器402的另外的细节。在控制器402循环决定哪个/哪些晶体管被用来产生VBEl 和/或VBE2时，循环可总为同一次序，或者次序可变化。而且，在循环过程中，某些晶体管可特意地不被用来产生VBEl和/或VBE2。在图5A的带隙基准电压电路500A中，晶体管QN+2的老化的影响没有被降低。因此，提供了图5B的带隙基准电压电路500B，其中图中的“1”、“N”和“CTAT”支路中的晶体管随时间改变。正如从图5B中可以看出的，被用来产生VCTAT的晶体管也随时间改变(例如， 以循环或者随机的方式)。在这里，N+2个晶体管中的1被用来产生第一基极-发射极电压 (VBEl)，N+2个晶体管中的N被用来产生第二基极-发射极电压(VBE2)，而VBEl和VBE2之间的差被用来产生VPTAT。而且，在图5B的带隙基准电压电路500B中，N+2个晶体管中的 1被用来产生VCTAT。在图5B中，带隙基准电压电路500B中的开关311至5贴21以及开关 Sl2至SN+忑可以为例如双刀双掷开关或者单刀单掷开关对。根据一实施例，在N+2个周期时间内，N+2个晶体管中的每个都被选择用来产生 VBE1，以及用来产生VBE2和用来产生VCTAT。然而，这不是必需的。根据一实施例，控制器 402控制开关来产生可预计形状的开关噪声，开关噪声可由滤波器404滤波。这可包括特意地不利用某些晶体管来产生VBEl和/或不利用某些晶体管来产生VBE2，和/或不利用某些晶体管来产生VCTAT。之前描述了控制器402的另外的细节。在控制器402循环确定哪个/哪些晶体管被用来产生VBEl和/或VBE2、和/或哪个/哪些晶体管被用来产生VCTAT 时，循环可总是相同的次序，或者次序可发生变化。而且，在循环期间，某些晶体管可特意地不用来产生VBE1、VBE2和/或VCTAT。在图5A和5B的实施例中，当产生VBEl和VBE2时，假设期望利用比率为N至1 (例如N = 8)个的晶体管。可替代地，可利用2*(N+1)个晶体管来实现，象图5A和5B中的晶体管Q4那样同时连接2个晶体管，且象图5A和图5B中的晶体管Ql那样连接2*N个晶体管。因此，更概括地说，假设利用X个晶体管来产生VBEl和VBE2，那么X个晶体管中的第一小组Y个晶体管可被用来产生第一基极-发射极电压(VBEl)，X个晶体管中的第二小组 Z个晶体管可被用来产生第二基极-发射极电压(VBE2)，其中1 < Y < Z < X。另外，X个晶体管中的至少一个可被用来产生VCTAT。被用来产生VCTAT的晶体管可保持与图5A中的相同，或者变化为图5B中的那样。图6例示VPTAT电路600，其为以上参照图2B描述的电路200B的变形。除了用电阻器R3代替了晶体管QN+1外，图6的VPTAT电路600与图5A中的带隙电压基准电路500A 以相同的方式运行。在图6中，“1”和“N”支路中的晶体管随时间改变。图7例示带隙电压基准电路700，其为以上参照图3描述的电路300的变形。更具体地说，图7例示图3中所示的带隙电压基准电路300如何也能够被变形以包括开关和控制器，以使被用来产生VBEl和VBE2，最好也包含VCTAT的晶体管随时间改变。在图7中，处于“ 1 ”、“N”和“CTAT”支路中的晶体管随时间变化。在本文描述的实施例中，被用来产生第一基极-发射极电压(VBEl)的一个或多个晶体管也可被称为正处于第一基极-发射极电压支路范围内，且被用来产生第二基极-发射极电压(VBE2)的晶体管可被称为正处于第二基极-发射极电压支路的范围内。类似地， 被用来产生VCTAT的一个或多个晶体管可被称为正处于CTAT支路范围内。在以上描述的实施例中，设置了双极结晶体管(BJT)的池，并且其中的一个(或者可能更多个)被用作相对于该池中的其余晶体管的AVBE参考值。假定一个由N个BJT构成的池。如果一个BJT器件(在图中显示为“1”)被选择来用作相对于其它N-I个器件的 Δ VBE参考值，该单个器件将具有Ι/f分量，而其余器件中的每一个将具有1/(N-I)分量。 由于在该池器件中有其单个Ι/f噪声要被均方根(冊幻的N-I个器件，所以我们将每一个晶体管的噪声除以V^T作为该组器件的噪声成分。相对于该单个的晶体管，工作电流也将降低Ν-1，从而进一步减少了 Ι/f分量。因而，单个的晶体管具有主要的噪声，晶体管池的噪声被平均弱化。通过以较Ι/f快得多的速率循环晶体管组之外的一个(或更多个)晶体管作为该单个的晶体管，则Ι/f分量将被在频率上向上调制。如果循环频率为fc，那么频率
13中的Ι/f频谱将被增强，如图7中所示。由于N个器件的噪声的RMS，因此这些BJT的1/f 分量在RMS中将被减少#，但是每个具有1/N的工作周期。现在高频Ι/f噪声可被例如滤波器404滤除。这种循环可被数字化控制(例如随机化的)，来限制峰值谱分量。现在，1/ f噪声被转换，所以其类似于图8。这样具有更少的峰值谱分量，但是展宽噪声下降至fc/N。 注意，在图8中1/f噪声减少，但是没有消失。Ι/f调节开关光谱峰值。对于fc的时钟，将会有最低的频调fc/N，其中有N个器件要被反复开关。从fc/N到不完全的fc将会有N个频谱分量(仅仅示出了一些)。所有的fc/N至不完全的fc分量将存在谐波。换言之，“1”晶体管将具有与其工作电流密度成比例的Ι/f噪声分量。晶体管将相对于Ι/f频率快速地循环(或者其它方式的被选择为)进入和离开“1”位置。假定当 VGO或者VPTAT信号被平均或者滤波时，N个晶体管中的每一个只有时间的1/N(不必需为这种情形)处于“1”位置，每个晶体管贡献其Ι/f电压的仅1/N。然而，各个具有独立噪声的N个晶体管将轮流被添加至“1”位置。因此，“1”晶体管贡献其Ι/f噪声的或者
而结束。N个晶体管的Ι/f能量的余下部分将被循环调制程序提升至更高的频谱。其它N-I个晶体管对噪声的贡献与常规静止带隙的N-I个晶体管相同，尽管由于更小的电流密度而小于“1”晶体管的Ι/f噪声。图9A为用来总结以上描述的利用一组X个晶体管来产生VPTAT的技术的高级流程图。在步骤902，利用X个晶体管的第一小组Y个晶体管来产生第一基极-发射极电压 (VBEl)，其中1彡Y<X。在步骤904，利用X个晶体管中的第二小组Z个晶体管来产生第二基极-发射极电压(VBE2)，其中Υ<Ζ<Χ。在步骤906，通过确定第一基极-发射极电压(VBEl)和第二基极-发射极电压(VBE》之间的差来产生VPTAT。在步骤908，Χ个晶体管中的哪Y个晶体管处于被用来产生第一基极-发射极电压(VBEl)的第一小组，和X个晶体管中的哪Z个晶体管处于被用来产生第二基极-发射极电压(VBE2)的第二小组随时间变化(例如，以循环的或者随机的方式)。在具体实施例中，Y= 1。在其它的实施例中， Y 彡 2 < Χ/2。图9Β为被用来概述以上描述的利用一组X个晶体管来产生带隙电压的技术的高级流程图。在步骤910，利用X个晶体管的至少一个来产生与绝对值温度互补的电压 (VCTAT)。在步骤912，利用X个晶体管的第一小组Y个晶体管来产生第一基极-发射极电压(VBE1)，其中1彡Υ<Χ。在步骤914，利用X个晶体管中的第二小组Z个晶体管来产生第二基极-发射极电压(VBE2)，其中Υ<Ζ<Χ。在步骤916，通过确定第一基极-发射极电压(VBEl)和第二基极-发射极电压(VBE》之间的差来产生与绝对温度成比例的电压 (VPTAT)。在步骤918，通过将VCTAT与VPTAT相加来产生带隙电压。如步骤920中所指示的，X个晶体管中的哪Y个晶体管处于被用来产生第一基极-发射极电压(VBEl)的第一小组，和X个晶体管中的哪Z个晶体管处于被用来产生第二基极-发射极电压(VBE2)的第二小组随时间变化(例如，以循环的或者随机的方式)。在具体的实施例中，X个晶体管中的哪至少一个晶体管被用来产生VCTAT随时间变化(例如，以循环的或者随机的方式)。在特定的实施例中，Y = 1。在其它实施例中，Y彡2 < Χ/2。以上描述和在相应的附图中示出的只是VPTAT和带隙电压基准电路的少数例子， 其中可选择性地控制(包括改变)哪些晶体管被用来产生VPTAT和/或VCTAT。然而，本
14领域的普通技术人员会理解以上说明的特征可被用于替代性的VPTAT电路和替代性的带隙电压基准电路。例如，可以用共同发明和共同拥有的美国专利申请号为11/968，551、于 2008 ^Ξ ι ^ 2 H Φ it W > ^ ^ ^ “ Bandgap Voltage Reference Circuits andMethods for Producing Bandgap Voltages (用来产生带隙电压的带隙电压基准电路和方法)”的申请中所示出和描述的电路，来选择性地控制哪些晶体管被用来产生VPTAT和/或VCTAT，这里引用该申请作为参考。低突波预调节在以上描述的电路中，处于“1”和“CTAT”位置的晶体管(也可被称作“1”和 “CTAT”支路中的晶体管)的工作电流为处于“N”位置的晶体管(也可被称作“N”支路中的晶体管)的工作电流的N倍。因而，当开关被用来从“N”支路连接或者断开晶体管时，通过该晶体管的电流将变化倍数N。更具体地讲，如果晶体管被从“N”支路切入“ 1，，支路或者“CTAT”支路，则通过该晶体管的电流将增大N倍。相反地，如果晶体管被从“ 1，，支路或者“CTAT”支路切入“N”支路，通过该晶体管的电流将减少N倍。当这样的切换发生时，电路的控制回路向晶体管提供电流脉冲，据此来调整其基极电荷。这样的控制回路包括放大器120，其输出电压控制PMOS的栅极，从而设定“N”和“1”支路中的电流，从而设定放大器 120的非反相输入端(+)和反相输入端(_)的电压，从而设定放大器120的输出电压，等等。 因而，反馈回路包括“N”和“1”支路，但是不包括“CTAT”支路。为了例示说明，设想工作于 Iptat/N的晶体管(该器件两端的电压VBE-Δ VBE)被交换进入“1”支路。这将会使放大器120的反相输入端(_)的电压降低AVBE = Vt*ln(N)，但是保持非反相输入端(+)不变。 放大器120放大该差值，从而使得其输出变高。这使得CTAT支路中的电流降低，从而导致在输出端产生负向的突波。然而，这种电流脉冲可能被镜像进入(或者以其它方式影响)所有的电路支路，从而可能导致带隙输出的突波。这类的突波可能是对系统精确性的限制因素，因为突波下方的区域通过系统输出处的低通滤波器(例如404)被整合为DC误差。以下描述的本发明的实施例大大地减少了由于上述的BJT晶体管的切换而导致的突波。图10A例示根据本发明实施例的电路1000A，该电路能够被用来减少在晶体管被切入会增大通过该晶体管的电流的支路时发生的突波。在该实施例中，当晶体管从“N”支路被切入“1”或者“CTAT”支路时，在被标识为“高电流区”的支路、但是也可被称作低-至-高电流预调节支路的范围内，该晶体管首先在控制回路外部的支路中被预调节至其新的更高电流。预调节电流最好是模拟该晶体管在“1”或者“CTAT”支路中将要接收的电流。例如， 这可通过利用相同的电流镜生成控制回路内部的电流来产生预调节电流。有益的是，由于低-至-高电流预调节支路在控制回路外部，因此预调节支路不会影响该电路的输出。具体而言，在该支路中预调节晶体管的动作不会影响带隙输出。图10B例示根据本发明实施例的电路1000B，该电路被用来减少在晶体管被切换至通过该晶体管的电流减少的支路时会发生的突波。在该实施例中，当晶体管从“1”或者 “CTAT”支路被切换至“N”支路时，在被标识为“低电流区，，支路、但也可被称作高-至-低电流预调节支路的范围内，该晶体管首先在控制回路外部的支路中被预调节至其新的更低电流。该预调节电流优选模拟该晶体管在“N”支路中将要接收的电流。例如，如在“N”支路中那样，这可通过使正在被预调节的晶体管作为N个同样的晶体管中的一个来实现。有益的是，由于高-至-低电流预调节支路在被用来产生VBEl、VBE2和CTAT的电路部分的外部，因此预调节支路不会影响该电路的输出。在图IOB中，只有一个晶体管(即晶体管QN+3)被具体地示出正被切入和切出“低电流区”支路。在另一实施例中，“低电流区”支路中的所有晶体管(或者这些晶体管中的至少多个)被切入和切出“低电流区(lowcurrent bullpen) ”支路，并且由此进入和离开电路的其它支路。根据一实施例，在电路中同时使用了高-至-低电流预调节支路和低-至-高电流预调节支路，以使在晶体管被切换至更高电流和在晶体管被切换至更低电流时都进行预调节。换句话说，电路1000C可包括“高电流区”和“低电流区”两者，如图IOC中所示。图IOD为能够被用来控制电路的各个晶体管如何被切入和切出同时包括“高电流区”支路和“低电流区”支路的电路(例如，图IOC中的1000C)的各个支路的示例性时序图。在图IOD中，晶体管开始于“N”支路，然后被切入“低电流区”，然后“高电流区”，然后 “CTAT”支路，然后“1”支路，然后“CTAT”支路，然后“高电流区”，然后“低电流区”，然后“N” 支路，等等。在本发明的精神范围内的替代性的时序图也是可能的。注意，当晶体管从“1” 支路被切入“CTAT”支路时，或者与之相反时，如果提供给“ 1，，支路和“CTAT”支路中的晶体管的电流路径的电流相同，那么该晶体管不需要通过预调节区中的一个。但是，如果晶体管总是在从“ 1，，、“N”和“CTAT”支路中的任何一个被切入“ 1，，、“N”和“CTAT”支路中的另一个之间被切入预调节支路，就可能实现边际的改进。根据一实施例，各个晶体管在“ 1 ”、“CTAT”和“高-电流区，，支路中的每一个上花费1Λ2Ν+3)的时间，且在“N”和“低-电流区”支路中的每一个上花费ΝΛ2Ν+3)的时间。 在其它的实施例中，不是这种情形。根据一实施例，Rl = 9*R2。为了降低横跨多个单个集成电路的带隙输出电压的可变性，R2/R1的比率自身应具有低差异。由于电阻器差异随着其死区而减小，使R2和Rl 具有相同的物理尺寸是有意义的。否则，更小的电阻器的差异将占主导地位，被用来实现更大电阻器的额外区域将会被浪费。一种使得Rl和R2尺寸相等的方法是使它们都由电阻值为R的等同电阻器M构造。具有更大值的Rl由串联连接的M个电阻器形成(等效阻值 MI )。R2由并联连接的M个电阻器形成(等效阻值R/M)。这样，R1/R2=M2。在示例性的带隙中，为了正好消除带隙输出电压的PTAT和CTAT温度系数，R1/R2被设定为等于23. 5/ In (N)。通过回解N，很明显当M = 3时产生了满意值(N 14)。如果M = 2，N 356，这将导致不合理的大电压基准终止。如果M = 4，N 4，这样会太小以致不能从在支路中转换晶体管中得到统计优势。在本文说明的实施例中，被用来产生第一基极-发射极电压(VBEl)的那个/那些晶体管还可被称为正处于第一基极-发射极电压支路中，且被用来产生第二基极-发射极电压(VBE》的晶体管可被称为正处于第二基极-发射极电压支路中。类似地，被用来产生 VCTAT的那个/那些晶体管可被称为正处于CTAT支路内。而且，当晶体管处于“高电流区” 或者“低电流区”时，晶体管可被称为正处于预调节支路中。图11绘制了不具有预调节的图3电路的VG0，以及带有预调节的图IOA和图IOB 的电路的VGO的曲线图。更具体而言，正如可以从图11中了解到，当同时采用高-至-低电流预调节支路和低-至-高电流预调节支路时，峰值-至-峰值的突波幅度可被减少大约40倍。
在也可能遭遇低频噪声和精确性问题的图10A-10C的实施例(和其他实施例) 中，类似的技术可对电阻器R2和Rl执行。思路是对于将被轮换的电阻器而言这也是很有益的，因为它们遇到与BJT类似的噪声和漂移问题。但是旋转电阻器呈现了与旋转晶体管类似的突波问题。因而，为了减少这样的突波，可进行类似的电阻器预调节。这可通过在当前的“高电流区”和“低电流区”预调节支路中的BJT上方堆叠将要被预调节的电阻器来实现，而不需要消耗额外的电流。包括高-至-低电流预调节支路和/或低-至-高电流预调节支路的电路输出的 VGO可被滤波(例如，利用滤波器404)，以产生经滤波的VG0。由于突波显著减少，整合的DC 误差将会很小，因为与示例性的开关速度(IOOkHz)相比突波的幅值很低且短。而且，相较于过滤更大的突波，这样小的突波更容易被过滤(例如，利用滤波器404)并且需要更小的电容器。有益的是，由于在突波幅值方面的显著改善(例如，图11中所示的40x的改善)， 被用来将输出突波减少至理想水平的滤波器的电容器可以被集成，从而节省了电路板空间并减少了成本。为了改善输出VPTAT的电路的性能，可类似地采用高-至-低电流预调节支路和/或低-至-高电流预调节支路。本发明的实施例的带隙电压基准电路可被用在那些期望在一定温度范围内产生基本上恒定的基准电压的任何电路中。例如，根据本发明的具体实施例，本文描述的带隙电压基准电路可被用来产生电压调节器电路。例如，这可通过对VGO进行缓冲并将该经缓冲的VGO提供给放大器来完成，该放大器将VGO(例如， 1.2V)提升至期望水平。下面参照附图13和14来说明示例性的电压调节器电路。图12A为被用来概括以上描述的利用电流预调节减少突波来产生VPTAT的技术的高级流程图。在步骤1202，在第一电路支路内通过向各个晶体管的电流路径提供第一量的电流来产生第一基极-发射极电压(VBEl)。在步骤1204，通过在第二电路支路内向各个晶体管的电流路径提供第二量的电流来产生第二基极-发射极电压(VBE2)，其中第二量的电流小于第一量的电流。在步骤1206，基于VBEl和VBE2，例如通过确定第一基极-发射极电压(VBEl)和第二基极-发射极电压(VBE》之间的差，来产生VPTAT。如步骤1208所指示的，哪些晶体管处于第一电路支路和第二电路支路中是被变化的。正如以上所述，可利用这种特征来减少Ι/f噪声。如步骤1212所指示的，在晶体管被从第一电路支路切出之后，并且在所述晶体管被切入第二电路支路之前，该晶体管以基本上等于第二量电流的电流被预调节。正如步骤1214所指示的，在晶体管被从第二电路支路切出之后，并且在该晶体管被切入第一电路支路之前，该晶体管被以基本上等于第一数量电流的电流被预调节。如上所述，这样的预调节减少了 VPTAT中的突波。图12B为被用来概括以上描述的利用电流预调节减少带隙电压输出(VGO)中的突波来产生带隙电压的技术的高级流程图。在步骤1220，利用CTAT支路内的至少一个晶体管来产生与绝对温度互补的电压(VCTAT)。在步骤1222，通过向第一电路支路内的各个晶体管的电流路径提供第一量的电流来产生第一基极-发射极电压(VBEl)。在步骤12M，通过向第二电路支路内的各个晶体管的电流路径提供第二量的电流来产生第二基极-发射极电压(VBE2)。在步骤12 ，基于第一基极-发射极电压(VBEl)和第二基极-发射极电压 (VBE2)，例如通过确定VBEl和VBE2之间的差，来确定与绝对温度成比例的电压(VPTAT)。 正如步骤12 所指明的，可基于VCTAT和VPTAT，例如通过将VCTAT与VPTAT相加来确定带隙电压。如步骤1230所指明的，哪些晶体管处于第一电路支路和第二电路支路中是随时间变化的。如步骤1232所指示，在晶体管被从第一电路支路切出(或者从CTAT支路被切出)之后，并且在该晶体管被切入第二电路支路之前，该晶体管被预调节成具有基本上等于第二量电流的电流。如步骤1234所指明的，在晶体管被从第二电路支路切换出之后，并且在该晶体管被切入第一电路支路(或者被切入CTAT支路)之前，该晶体管被预调节成具有基本上等于第一数量电流的电流。图13为示例性的固定输出线性电压调节器1302的框图，该电压调节器包括改变哪些晶体管处于“ 1，，和“N”支路(并且最好也包括“CTAT”支路)、并包括高-至-低电流预调节支路和/或低-至-高电流预调节支路(最好是二者都包括)的带隙电压基准电路 1300。带隙电压基准电路1300产生低突波的带隙电压输出(VGO)，该输出被提供给作为缓冲器连接的运算放大器1306的输入(例如，非反相输入)。运算放大器1306的另一输入 (例如，反相输入)接收放大器的输出电压(VOUT)作为反馈信号。通过利用该反馈，输出电压(VOUT)保持+/-公差(例如，+/"1% )地基本固定。图14为示例性的输出可调节线性电压调节器1402的框图，该电压调节器包括改变哪些晶体管处于“ 1，，和“N”支路(并且最好也包括“CTAT”支路)、并包括高-至-低电流预调节支路和/或低-至-高电流预调节支路(最好是二者都包括)的带隙电压基准电路1300。从图14中可以理解，VOUT ^ VG0*(1+R1/R2)。因而，通过选择电阻器Rl和R2的适当值，可选择期望的V0UT。电阻器Rl和R2可在该调节器内部，或者在该调节器外部。一个电阻器或者两个电阻器可以是可编程的或者可调整的。带隙电压基准电路和/或VPTAT电路还可被用来提供温度传感器。图15为此类温度传感器1510的例子。改变哪些晶体管处于“1”和“N”支路(并且最好也包括“CTAT”支路)的带隙电压基准电路1300可以向模拟-至-数字转换器(ADC) 1506的基准电压输入端提供基本上恒定的带隙电压输出(VGO)信号1504。改变哪些晶体管处于“1”和“N”支路中的VPTAT电路1501可向ADC1506的信号输入端提供模拟的VPTAT信号1502。带隙电压基准电路1300和VPTAT电路1501各自可包括高-至-低电流预调节支路和/或低-至-高电流预调节支路(最好是二者都包括)。在这样的实施例中，因为ADC 1506的输入与温度成比例，ADC 1506的输出为指示温度的数字信号1508。或者，可以使用与以上所描述的本发明实施例相同的电路来同时产生VGO和VPTAT，并且VGO可被用来向ADC 1506提供基本上恒定的基准电压，VPTAT (从该电路中被分接)可被提供至ADC 1506的信号输入。再一次， 因为ADC 1506的输入是与温度成比例的，所以ADC 1506的输出为指示温度的数字信号。之前的描述为本发明的较佳实施例。提供这些实施例旨在示例说明和描述，并不是为了穷举或者将本发明限制为所公开的确定形式。许多的修正和变形对于本领域技术人员而言是显而易见的。为了最佳地说明本发明的原理及其实践应用而选择和描述了一些实施例，因此它们能够使得本领域的其他技术人员理解本发明。轻微的修正和变形将被认为落在本发明的精神和范围之内。本发明的范围由以下的权利要求及其等同物来确定。
18
权利要求
1.一种用来产生与绝对温度成比例的电压(VPTAT)的电路，包括由X个晶体管构成的一组晶体管，每个晶体管都包括基极以及集电极和发射极之间的电路路径；多个开关，被配置成选择性地改变如何使所述X个晶体管的至少一些被连接在电路内部；第一基极-发射极电压支路，被配置成向第一基极-发射极电压支路内的各个晶体管的电流路径提供第一量的电流，以产生第一基极-发射极电压(VBEl)；第二基极-发射极电压支路，被配置成向第二基极-发射极电压支路内的各个晶体管的电流路径提供第二量的电流，以产生第二基极-发射极电压(VBE2)，其中第二量的电流小于第一量的电流；第一电流预调节支路，被配置成向第一电流预调节支路内的各个晶体管提供基本上与第一量的电流相等的电流；以及第二电流预调节支路，被配置来向第二电流预调节支路内的各个晶体管提供基本上与第二的电流相等的电流；其中所述VPTAT基于分别由第一基极-发射极电压支路和第二基极-发射极电压支路产生的第一基极-发射极电压(VBEl)和第二基极-发射极电压(VBE》来产生；其中第一和第二预调节支路内的晶体管不被用来产生VBEl和VBE2;以及其中所述开关被用来随时间选择性地改变所述X个晶体管中的哪些处于第一基极-发射极电压支路、 第二基极-发射极电压支路、第一电流预调节支路和第二电流预调节支路中。
2.如权利要求1所述的电路，其特征在于在所述晶体管处于第一基极-发射极电压支路内之后，但在开关被用来使所述晶体管处于第二基极-发射极电压支路内之前，开关使得所述晶体管处于第二电流预调节支路内；且在所述晶体管处于第二基极-发射极电压支路内之后，但在开关被用来使所述晶体管处于第一基极-发射极电压支路内之前，开关使得所述晶体管处于第一电流预调节支路内。
3.如权利要求2所述的电路，其特征在于，进一步包括控制器，被配置成控制开关以由此控制X个晶体管中的哪些处于第一基极-发射极电压支路、第二基极-发射极电压支路、第一电流预调节支路和第二电流预调节支路中。
4.一种用来产生与绝对温度成比例的电压(VPTAT)的方法，包括通过向第一电路支路提供第一量的电流来产生第一基极-发射极电压(VBEl)； 通过向第二电路支路提供第二量的电流来产生第二基极-发射极电压(VBE2)，其中第二量的电流小于第一量的电流；基于第一基极-发射极电压(VBEl)和第二基极-发射极电压(VBE》产生VPTAT ； 随时间改变哪些晶体管处于第一电路支路和第二电路支路中； 在所述晶体管被从第一电路支路切出后，但在所述晶体管被切入第二电路支路之前， 将所述晶体管预调节成具有基本上与第二量的电流相等的电流；以及在所述晶体管被从第二电路支路切换出后，而在所述晶体管被切换进入第一电路支路之前，将所述晶体管预调节成具有基本上与第一量的电流相等的电流。
5.一种带隙电压基准电路，包括由X个晶体管构成的一组晶体管，每个晶体管都包括基极以及集电极和发射极之间的电流路径；多个开关，被配置成选择性地改变如何使所述X个晶体管的至少一些连接在电路内部；第一电路部分，利用X个晶体管中的至少一个来产生与绝对温度互补的电压(VCTAT)；以及第二电路部分，产生与绝对温度成比例的电压(VPTAT)，VPTAT与VCTAT相加得到带隙电压输出(VGO)，第二电路部分包括第一基极-发射极电压支路，被配置成向第一基极-发射极电压支路内的各个晶体管的电流路径提供第一量的电流，以产生第一基极-发射极电压(VBEl)；和第二基极-发射极电压支路，被配置成向第二基极-发射极电压支路内的各个晶体管的电流路径提供第二量的电流，以产生第二基极-发射极电压(VBE2)，其中第二量的电流小于第一量的电流；其中所述VPTAT基于第一基极-发射极电压(VBEl)和第二基极-发射极电压(VBE2) 来产生；第一电流预调节支路，被配置成向第一电流预调节支路内的各个晶体管提供基本上与第一量的电流相等的电流；和第二电流预调节支路，被配置成向第二电流预调节支路内的各个晶体管提供基本上与第二量的电流相等的电流；其中所述开关被用来随时间选择性地改变所述X个晶体管中的哪些处于第一基极-发射极电压支路、第二基极-发射极电压支路、第一电流预调节支路和第二电流预调节支路中。
6.如权利要求5所述的电路，其特征在于在处于第一基极-发射极电压支路内之后，但在其被切入第二基极-发射极电压支路之前，所述晶体管被切换为处于第二电流预调节支路内；且在处于第二基极-发射极电压支路内之后，但在其被切入第一基极-发射极电压支路之前，所述晶体管被切换为处于第一电流预调节支路内。
7.如权利要求6所述的电路，其特征在于，还包括控制器，被配置成控制开关以由此控制X个晶体管中的哪些处于第一基极-发射极电压支路、第二基极-发射极电压支路、第一电流预调节支路和第二电流预调节支路中。
8.如权利要求5所述的电路，其特征在于在产生VCTAT的第一电路部分内的至少一个X个晶体管中的每个晶体管都被提供第一量的电流，以及所述开关还被用来随时间改变X个晶体管中的哪些处于第一电路部分内。
9.如权利要求8所述的电路，其特征在于在处于第一基极-发射极电压支路内后，但在其被切换至第二基极-发射极电压支路内之前，所述晶体管被切换为处于第二电流预调节支路内；在处于第二基极-发射极电压支路内后，但在其被切换至第一基极-发射极电压支路内之前，所述晶体管被切换为处于第一电流预调节支路内；在处于产生VCTAT的第一电路部分内后，但在其被切换至第二基极-发射极电压支路内之前，所述晶体管被切换为处于第二电流预调节支路内；以及在晶体管处于第二基极-发射极电压支路内后，但在其被切换至产生VCTAT的第一电路部分内之前，所述晶体管被切换为处于第一电流预调节支路内。
10.如权利要求9所述的电路，其特征在于，进一步包括控制器，被配置成控制开关以由此控制X个晶体管中的哪些处于第一电路部分、第一基极-发射极电压支路、第二基极-发射极电压支路、第一电流预调节支路和第二电流预调节支路中。
11.一种用来产生带隙电压的方法，包括通过向第一电路支路提供第一量的电流来产生第一基极-发射极电压(VBEl)； 通过向第二电路支路提供第二量的电流来产生第二基极-发射极电压(VBE2)； 利用CTAT支路产生与绝对温度互补的电压(VCTAT)；基于第一基极-发射极电压(VBEl)和第二基极-发射极电压(VBE2)产生与绝对温度成比例的电压(VPTAT)；基于VCTAT和VPTAT产生带隙电压；随时间改变哪些晶体管处于第一电路支路和第二电路支路中； 在所述晶体管从第一电路支路被切出后，但在所述晶体管被切入第二电路支路之前， 将所述晶体管预调节成具有基本上与第二量的电流相等的电流；以及在所述晶体管从第二电路支路被切出后，但在所述晶体管被切入第一电路支路之前， 将所述晶体管预调节成具有基本上与第一量的电流相等的电流。
12.如权利要求11所述的方法，其特征在于，所述改变还包括随时间改变至少哪一个晶体管处于CTAT支路中，并且还包括在所述晶体管从CTAT支路被切出后，但在所述晶体管被切入第二电路支路之前，将所述晶体管预调节成基本上与第二量的电流相等的电流；在所述晶体管从第二电路被支路切出后，但在所述晶体管被切入CTAT支路之前，将所述晶体管预调节成基本上与第一量的电流相等的电流。
13.一种电压调节器，包括用来产生带隙电压输出(VGO)的带隙电压基准电路；以及运算放大器，包括接收带隙电压输出(VGO)的非反相⑴输入， 反相㈠输入，以及输出，产生电压调节器的电压输出(VOUT)； 其中所述带隙电压基准电路包括由X个晶体管构成的一组晶体管，每个晶体管都包括基极以及集电极和发射极之间的电流路径；多个开关，被配置成选择性地改变如何使所述X个晶体管的至少一些连接在电路内部；第一电路部分，利用X个晶体管中的至少一个来产生与绝对温度互补的电压(VCTAT)；以及第二电路部分，产生与绝对温度成比例的电压(VPTAT)，VPTAT与VCTAT相加得到带隙电压输出(VGO)，第二电路部分包括第一基极-发射极电压支路，被配置成向第一基极-发射极电压支路内的各个晶体管的电流路径提供第一量的电流，以产生第一基极-发射极电压(VBEl)；以及第二基极-发射极电压支路，被配置成向第二基极-发射极电压支路内的各个晶体管的电流路径提供第二量的电流，以产生第二基极-发射极电压(VBE2)，其中第二量的电流小于第一量的电流；其中所述基于第一基极-发射极电压(VBEl)和第二基极-发射极电压(VBE》来产生；第一电流预调节支路，被配置来向第一电流预调节支路内的各个晶体管提供基本上与第一量的电流相等的电流；和第二电流预调节支路，被配置来向第二电流预调节支路内的各个晶体管提供基本上与第二量的电流相等的电流；其中所述开关被用来随时间选择性地改变所述X个晶体管中的哪些处于第一基极-发射极电压支路、第二基极-发射极电压支路、第一电流预调节支路和第二电流预调节支路中。
14.如权利要求13所述的电压调节器，其特征在于在处于第一基极-发射极电压支路内之后，但在其被切换至第二基极-发射极电压支路内之前，所述晶体管被切换为处于第二电流预调节支路内；且在处于第二基极-发射极电压支路内之后，但在其被切换至第一基极-发射极电压支路内之前，所述晶体管被切换为处于第一电流预调节支路内。
15.如权利要求13所述的电压调节器，其特征在于产生VCTAT的第一电路部分内的至少一个X个晶体管的每个晶体管被提供第一量的电流，所述开关还被用来随时间改变X个晶体管中的哪些处于第一电路部分内。
16.如权利要求15所述的电压调节器，其特征在于在处于第一基极-发射极电压支路内后，但在其被切换至第二基极-发射极电压支路内之前，所述晶体管被切换为处于第二电流预调节支路内；在处于第二基极-发射极电压支路内后，但在其被切换至第一基极-发射极电压支路内之前，所述晶体管被切换为处于第一电流预调节支路内；在处于产生VCTAT的第一电路部分内后，但在其被切换至第二基极-发射极电压支路内之前，所述晶体管被切换为处于第二电流预调节支路内；以及在处于第二基极-发射极电压支路内后，但在其被切换至产生VCTAT的第一电路部分内之前，所述晶体管被切换为处于第一电流预调节支路内。
17.如权利要求13所述的电压调节器，其特征在于，运算放大器的反相(-)输入被连接至所述运算放大器的输出。
18.如权利要求17所述的电压调节器，其特征在于，所述电压调节器包括输出固定的线性电压调节器。
19.如权利要求13所述的电压调节器，其特征在于，进一步包括 用来取决于电压调节器的电压输出(VOUT)产生另一电压的电阻器分压器； 其中运算放大器的反相(-)输入接收由电阻器分压器产生的另一电压。
20.如权利要求19所述的电压调节器，其特征在于，所述电压调节器包括输出可调整的线性电压调节器。
全文摘要
本发明提供了用来产生与绝对温度成比例的电压(VPTAT)和/或带有低1/f噪声的带隙电压输出(VGO)的电路和方法。第一基极-发射极电压支路被用来产生第一基极-发射极电压(VBE1)。第二基极-发射极电压支路被用来产生第二基极-发射极电压(VBE2)。该电路还包括第一电流预调节支路和/或第二电流预调节支路。基于VBE1和VBE2来产生VPTAT。CTAT支路可被用来产生与绝对温度互补的电压(VCTAT)，该电压与VPTAT相加可得到VGO。哪些晶体管处于第一基极-发射极电压支路、第二基极-发射极电压支路、第一电流预调节支路、第二电流预调节支路中和CTAT支路随时间改变。电流预调节支路被用来在晶体管被切入和切出各种其它的电路支路时将它们适当地预调节成具有适当量的电流。
文档编号G05F3/20GK102176187SQ20101057775
公开日2011年9月7日 申请日期2010年9月30日 优先权日2009年10月8日
发明者S·G·赫比斯特 申请人:英特赛尔美国股份有限公司