专利名称：基准电源电路的制作方法
技术领域：
本发明涉及电子电路技术，特别是涉及一种基准电源电路。
技术背景
基准源可以产生与电源和工艺无关、具有确定温度特性的基准电压或基准电流。 在模/数转换器(ADC)、数/模转换器(DAC)、动态存储器(DRAM) ,Flash存储器等集成电路设计中，低温度系数(TC)、低功耗、高电源抑制比(PSRR)的基准源设计十分关键。
图1为现有的一种对温度特性进行一次曲率补偿的带隙(Bandgap)基准电源电路，带隙基准电路(PNP管Qll和Q12的支路)产生正温度系数(PTAT)电流，PNP管Q12的基极和发射极电压Vbe为负温度系数电压，两者相互叠加，产生基准电压Vref 1。
图1所示的基准电源电路主要存在两个问题(1)由于电路中PMOS管Mll和M12 的短沟道效应，输出的基准电压受电源电压的干扰较大，导致电路的PSRR特性较差；(2)由于电路中电阻Rll和R12的制造工艺偏差和BJT管Qll和Q12的失配问题，输出的基准电压受温度变化的影响较大，导致电路的温漂特性较差。因此，图1所示的基准电源电路输出的基准电压Vrefl精度低，无法应用于高精度的ADC电路。
现有的一种解决上述问题(1)的解决方案如图2所示，将图1中与电压源VDD相连的PMOS管改为共源共栅(cascode)电流镜结构，以提高对电源电压VDD波动的抑制能力，图2中串联的cascode电流镜21和22有效抑制了 PMOS管Mll和M12的短沟道效应， 提高了电路在低频段的PSRR特性。并且，在基准电压Vref2的输出端增加了大电容Cl来改善电路在高频段的PSRR特性。图2所示的基准电源电路为一次温度曲率补偿结构的电路，电路的温漂特性较差；而且，虽然在一定程度上改善了 PSRR特性，但实际上电源电压调整率仍较高，例如电源电压3 3. 6V范围内变化时，电源电压调整率仍高于100ppm/V。
现有的一种解决上述问题O)的解决方案如图3所示，其为采用消除Vbe中非线性项的方法的二次曲率补偿的基准电路。图3中，BJT管基极和发射极之间的电压具有负TT温度系数，电压随温度的增加而减小，表示为:VBE…-a)Vr ln〒其jOjO )中，VBe为绝对零度推导的PN结外接电压，T0为参考温度，T为绝对温度，Vbeo为温度为Ttl时的发射结电压，η的值与三极管的结构有关，通常取4，α的值与流过三极管的电流的性质有关，当流过PTAT电流时取1，当流过的电流与温度不相关时取0。如果使一个三极管流过PTAT电流，另一个三极管流过与温度无关的电流，则两个三极管的基极和发射极电压之差将是一个与上式中的第三项成正比的量。即流过PTAT电流的PNP管的基极和发射极电压为，流过与温度无关电流的PNP管的基极和丄Q丄Q发射极电压为少魁= Vbg -(Vbg - νΒΕ0)^-ηντ1η·，两个管子的基极和发射极电压差为
权利要求
1.一种基准电源电路，其特征在于，包括带隙基准电源电路，产生正温度系数的第一电流和负温度系数的基准电压；电压电流转换电路，将所述负温度系数的基准电压转换成负温度系数的第二电流；电流加和电路，叠加所述正温度系数的第一电流和负温度系数的第二电流，产生基准电流。
2.根据权利要求1所述的基准电源电路，其特征在于，所述带隙基准电源电路包括第一 PMOS管、第二 PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第一运算放大器、第一电阻、第二电阻、第一 NMOS管、第二 NMOS管、第一 PNP管、第二 PNP管和第三 PNP 管，所述第一、第二和第五PMOS管的源极接电压源，所述第三PMOS管的源极与所述第一 PMOS管的漏极连接，所述第四PMOS管的源极与所述第二 PMOS管的漏极连接，所述第六 PMOS管的源极与所述第五PMOS管的漏极连接，所述第六PMOS管的漏极输出所述负温度系数电压；所述第一运算放大器的正输入端与所述第三PMOS管的漏极连接，负输入端与所述第四PMOS管的漏极连接，所述第一运算放大器的输出端与所述第一、第二、第三、第四、第五和第六PMOS管的栅极连接；所述第一电阻的第一端与所述第三PMOS管的漏极连接，所述第二电阻的第一端与所述第六PMOS管的漏极连接；所述第一 NMOS管的漏极和第一 PNP管的发射极连接所述第一电阻的第二端，所述第二 NMOS管的漏极和第二 PNP管的发射极连接所述第四PMOS管的漏极，所述第一和第二 PNP管的基极、集电极以及所述第一和第二 NMOS管的源极接地，所述第一和第二 NMOS管的栅极输入第一偏置电压；所述第三PNP管的发射极连接所述第二电阻的第二端，基极和集电极接地，所述正温度系数的第一电流为流过所述第二电阻的电流，所述第二 PNP管和第一 PNP管的截面积之比基于参考温度设定，所述参考温度小于最低工作温度。
3.根据权利要求2所述的基准电源电路，其特征在于，所述电压电流转换电路包括第二运算放大器、第七PMOS管、第八PMOS管和第三电阻，所述第二运算放大器的正输入端连接所述第三电阻的第一端，负输入端连接所述第六 PMOS管的漏极，输出端连接所述第七PMOS管的栅极，所述第八PMOS管的栅极和第三电阻的第二端接地；所述第七PMOS管的源极连接电压源，漏极连接所述第八PMOS管的源极，所述第八PMOS 管的漏极连接所述第三电阻的第一端；所述负温度系数的第二电流为流过所述第三电阻的电流。
4.根据权利要求3所述的基准电源电路，其特征在于，所述第三电阻为多晶硅电阻。
5.根据权利要求3所述的基准电源电路，其特征在于，所述电流加和电路包括第九 PMOS管、第十PMOS管、第i^一 PMOS管、第十二 PMOS管、第十三PMOS管，所述第九PMOS管的栅极连接所述第二运算放大器的输出端，所述第十PMOS管的栅极连接所述第一运算放大器的输出端，所述第九和第十PMOS管的源极连接电压源；所述第十一 PMOS管的源极连接所述第九PMOS管的漏极，所述第十二 PMOS管的源极连接所述第十PMOS管的漏极，所述第十一和十二 PMOS管的栅极接地，漏极连接所述第十三 PMOS管的源极；所述第十三PMOS管的栅极接地，漏极产生所述基准电流。
6.根据权利要求5所述的基准电源电路，其特征在于，所述第十一和十二PMOS管工作在深线性区，所述第十一和十二 PMOS管的栅极接地，衬底与源极短接。
7.根据权利要求5所述的基准电源电路，其特征在于，所述第十三PMOS管的衬底接电压源。
8.根据权利要求5所述的基准电源电路，其特征在于，所述电流加和电路还包括第三 NMOS管和第四NMOS管，所述第三NMOS管的漏极、栅极和所述第四NMOS管的栅极连接所述第十三PMOS管的漏极，所述第三和第四NMOS管的源极接地，所述第四NMOS管的漏极产生输出电流。
9.根据权利要求2所述的基准电源电路，其特征在于，还包括启动电路，与所述带隙基准电源电路连接，向所述带隙基准电源电路提供所述第一偏置电压。
10.根据权利要求9所述的基准电源电路，其特征在于，所述启动电路包括反相器、第十四PMOS管、第十五PMOS管、第十六PMOS管、第五NMOS管和电容，所述反相器输出所述第一偏置电压；所述第十四PMOS管的栅极与所述反相器的输入端连接，所述第十五PMOS管的栅极与所述运算放大器的输出端连接，所述第十六PMOS管的漏极与所述运算放大器的负输入端连接，所述第十四、第十五和第十六PMOS管源极接电压源；所述第十四和第十五PMOS管的漏极、第十六PMOS管的栅极以及第五NMOS管的漏极与所述电容的第一端连接，所述电容的第二端和所述第五NMOS管的源极接地，所述第五NMOS 管的栅极输入第二偏置电压。
全文摘要
一种基准电源电路，包括带隙基准电源电路，产生正温度系数的第一电流和负温度系数的基准电压；电压电流转换电路，将所述负温度系数的基准电压转换成负温度系数的第二电流；电流加和电路，叠加所述正温度系数的第一电流和负温度系数的第二电流，产生基准电流。所述基准电源电路的输出精度高，改善了温漂特性和电源电压抑制比特性。
文档编号G05F3/30GK102541149SQ201010620499
公开日2012年7月4日 申请日期2010年12月31日 优先权日2010年12月31日
发明者程亮 申请人:无锡华润上华半导体有限公司, 无锡华润上华科技有限公司