专利名称：一种适用于两节锂电池保护芯片cmos基准源的制作方法
技术领域：
本发明涉及一种电池保护芯片CMOS基准源，具体是指一种适用于两节锂电池保 护芯片CMOS基准源。
背景技术：
在模拟，数模混合，数字电路中都经常会用到基准源电路。基准源电路的稳定性直 接关系到整个电路的性能。低功耗、高精度、小型化是当今电池管理芯片的发展趋势，更是 满足应用的必然要求，研究电池管理芯片的低功耗有重要的实用价值。传统的基准设计采 用基于双极性晶体管带隙基准暴露出两个缺点占用芯片面积很大，不利于降低成本；双 极性晶体管的模型参数很难精确提取。另外传统的模拟电路中，MOS管工作在强反型区也 意味着需要更多的功耗，在低功耗设计中可以将工作区域进行拓展，以求得功耗和面积之 间的平衡。
发明内容
本发明的目的在于提供一种适用于两节锂电池保护芯片CMOS基准源，用于保护 芯片比较器关于过充电，过放电，过电流的保护基准，实现低温度系数、低功耗。本发明的目的通过下述技术方案实现
本发明一种适用于两节锂电池保护芯片CMOS基准源，包括依次连接在Vdd电源和Vss 接地之间的启动电路、PTAT产生电路、CTAT产生电路、第一基准产生电路、第二基准产生 电路，所述的PTAT产生电路还分别与第一基准产生电路、第二基准产生电路连接，所述的 CTAT产生电路还与第二基准产生电路连接，还包括分别与启动电路、PTAT产生电路连接的 第一关断控制电路，分别与CTAT产生电路、第一基准产生电路、第二基准产生电路连接的 第二关断控制电路，在所述第二基准产生电路上连接有第三关断控制电路。所述的启动电路包括三个MOS管，即MP1、MP2、丽1，其中MPl的源极连接到Vdd电 源，MPl栅极和漏极连接后再连接到MP2的栅极，MP2的栅极连接到丽1的栅极，丽1的源极 和漏极都连接到Vss接地，MP2的源极和漏极均与PTAT产生电路连接，同时，MP2的源极与 第一关断控制电路连接。所述PTAT产生电路包括6个MOS管和1个电阻，即MP3、MP4、MP5、MP6、MN2、MN3、 以及电阻R1，其中MP3、MP4源极相连作为电源输入端，共同连接到Vdd电源，MP5源极连接 MP3漏极，MP6源极连接MP4漏极，MP3、MP4、MP5、MP6的栅极相连后与第一关断控制电路连 接，丽2管栅极和漏极相连后与MP5的漏极连接，丽3的漏极同时与MP6的漏极、栅极相连， 丽2、丽3的栅极相连，丽3的源极和电阻Rl连接后，与丽2的源极共连接到Vss接地，MP6的 栅极和漏极相连后作为PTAT产生电路的输出端口分别与CTAT产生电路、第一基准产生电 路、第二基准产生电路连接。所述CTAT产生电路包括6个MOS管和1个电阻，即MP7、MP8、MP9、MP10、MN4、MN5、 以及电阻R2，其中MP7、MP9的源极相连作为电源输入端，共同连接到Vdd电源，MP8源极与MP7漏极相连，MPlO源极与MP9漏极相连，MP7、MP8的栅极相连后作为CTAT产生电路的输 入口与PTAT产生电路的输出端口连接，MP9的栅极、MPlO的栅极、MPlO的漏极相连后作为 CTAT产生电路的输出端口，该输出端口与第二关断控制电路的输出连接后分别与第一基准 产生电路、第二基准产生电路连接，MP8的漏极分别与MN5的管栅极、MN4的漏极连接，MPlO 的漏极连接到丽5的漏极，丽5的源极与MN4的栅极连接后通过电阻R2连接到Vss接地， MN4的源极连接到Vss接地。所述第一基准产生电路包括4个MOS管和一个电阻，即MP11、MP12、MP13、MP14、 以及电阻R3，其中MP11、MP13源极相连作为电源输入端，共同连接到Vdd电源，MP12源极与 MP11漏极连接，且MP11、MP 12的栅极相连后与CTAT产生电路的输出端口连接，MP14源极与 MP13漏极连接，且MP13、MP14的栅极相连后与PTAT产生电路的输出端口连接，MP12、MP14 的漏极相连后作为第一基准产生电路的输出VKEF1，同时通过电阻R3与Vss接地。所述第二基准产生电路包括8个MOS管和一个电阻，即MP15、MP16、MP17、MP18、 MN6、丽7、MN8、MN9、以及电阻R4，其中MP15、MP17源极相连作为电源输入端，共同连接到Vdd 电源，MP16源极连接MP15漏极，MP15、MP16的栅极相连后与PTAT产生电路的输出端口连 接，MP18源极连接MP17漏极，MP17、MP18的栅极相连后与CTAT产生电路的输出端口连接， MP16、MP18的漏极相连后分别与MN6的漏极、MN6的栅极、丽7的栅极连接，MN9的漏极与 丽7的源极连接，MN6的源极分别与MN8的漏极、MN8的栅极、MN9的栅极连接，并且同时与 第三关断控制电路连接，MN8的源极与MN9的源极同时与Vss接地，MN7的漏极作为第二基 准产生电路的输出VKEF2，同时通过电阻R4与Vdd电源连接。所述的第一关断控制电路包括一个MOS管，即MP19，MP19的源极与Vdd电源连接， MP19的栅极与PD信号连接，丽19的漏极作为第一关断控制电路的输出端口分别与启动电 路、PTAT产生电路连接。所述的第二关断控制电路包括一个MOS管，即MP20，MP20的源极与Vdd电源连接， MP20的栅极与PD信号连接，MP20的漏极作为第二关断控制电路的输出端口分别与CTAT产
生电路、第一基准产生电路、第二基准产生电路连接。所述的第三关断控制电路包括一个MOS管，即丽10，丽10的源极与Vss接地，丽10 的栅极与PDN信号连接，MNlO的漏极作为第三关断控制电路的输出端口与第二基准产生电 路连接。启动电路的输出连接到PTAT产生电路和CTAT产生电路的输入端，在电源上电的 时候能让PTAT产生电路和CTAT产生电路顺利的工作，PTAT产生电路和CTAT产生电路的 输出端连接到第一基准产生电路和第二基准产生电路的输入端，第一基准产生电路和第二 基准产生电路利用PTAT产生电路和CTAT产生电路输入的电流产生基准电压输出，第一关 断控制电路的输出端与PTAT产生电路和CTAT产生电路连接，第二关断控制电路的输出端 分别与CTAT产生电路、第一基准产生电路、第二基准产生电路连接，第三关断控制电路的 输出端与第二基准产生电路连接，通过第一关断控制电路、第二关断控制电路、第三关断控 制电路上连接的外加信号PD和PDN控制整个电路的开通和关断，第一基准产生电路、第二 基准产生电路的两个输出端分别输出两节锂电池保护芯片需要的两个基准Vkefi和Vkef2，且 iii 足 VEEF1+VEEF2=VDDo工作原理如下MP1、MP2、丽1组成启动电路，在电源上电的瞬间，MP1给丽1充电，将MP2栅极拉低，通 过MP2给偏置结构即PTAT产生电路2灌电流，使偏置电路脱离简并点。
与带隙基准类似，工作在亚阈值区的COMS电压基准源也是基于与温度成正比 (PTAT)和反比(CTAT)电压或电流相补偿的原理。与带隙基准不同，PTAT和CTAT来源于偏 置在亚阈值区MOS管的Vgs和Δ Vgs。工作在亚阈值区的MOS管Ilis-Ves特性由以下公式描 述
权利要求
1.一种适用于两节锂电池保护芯片CMOS基准源，其特征在于包括依次连接在Vdd电 源和Vss接地之间的启动电路(1)、PTAT产生电路(2 )、CTAT产生电路(3 )、第一基准产生电 路(4 )、第二基准产生电路(5 )，所述的PTAT产生电路(2 )还分别与第一基准产生电路(4 )、 第二基准产生电路(5)连接，所述的CTAT产生电路(3)还与第二基准产生电路(5)连接，还 包括分别与启动电路(1)、PTAT产生电路(2)连接的第一关断控制电路(7)，分别与CTAT产 生电路(3)、第一基准产生电路(4)、第二基准产生电路(5)连接的第二关断控制电路(8)， 在所述第二基准产生电路(5 )上连接有第三关断控制电路(6 )。
2.根据权利要求1所述的一种适用于两节锂电池保护芯片CMOS基准源，其特征在于 所述的启动电路(1)包括三个MOS管，即MP1、MP2、丽1，其中MPl的源极连接到Vdd电源， MPl栅极和漏极连接后再连接到MP2的栅极，MP2的栅极连接到丽1的栅极，丽1的源极和 漏极都连接到Vss接地，MP2的源极和漏极均与PTAT产生电路(2)连接，同时，MP2的源极与 第一关断控制电路(7)连接。
3.根据权利要求1所述的一种适用于两节锂电池保护芯片CMOS基准源，其特征在于 所述PTAT产生电路(2)包括6个MOS管和1个电阻，即:MP3、MP4、MP5、MP6、MN2、MN3、以 及电阻R1，其中MP3、MP4源极相连作为电源输入端，共同连接到Vdd电源，MP5源极连接MP3 漏极，MP6源极连接MP4漏极，MP3、MP4、MP5、MP6的栅极相连后与第一关断控制电路(7)连 接，丽2管栅极和漏极相连后与MP5的漏极连接，丽3的漏极同时与MP6的漏极、栅极相连， 丽2、丽3的栅极相连，丽3的源极和电阻Rl连接后，与丽2的源极共连接到Vss接地，MP6的 栅极和漏极相连后作为PTAT产生电路(2)的输出端口分别与CTAT产生电路(3)、第一基准 产生电路(4)、第二基准产生电路(5)连接。
4.根据权利要求1所述的一种适用于两节锂电池保护芯片CMOS基准源，其特征在于 所述CTAT产生电路(3)包括6个MOS管和1个电阻，即MP7、MP8、MP9、MP10、MN4、MN5、以 及电阻R2，其中MP7、MP9的源极相连作为电源输入端，共同连接到Vdd电源，MP8源极与MP7 漏极相连，MPlO源极与MP9漏极相连，MP7、MP8的栅极相连后作为CTAT产生电路(3)的输 入口与PTAT产生电路(2)的输出端口连接，MP9的栅极、MPlO的栅极、MPlO的漏极相连后 作为CTAT产生电路(3)的输出端口，该输出端口与第二关断控制电路(8)的输出连接后分 别与第一基准产生电路(4)、第二基准产生电路(5)连接，MP8的漏极分别与丽5的管栅极、 MN4的漏极连接，MPlO的漏极连接到丽5的漏极，丽5的源极与MN4的栅极连接后通过电阻 R2连接到Vss接地，MN4的源极连接到Vss接地。
5.根据权利要求1所述的一种适用于两节锂电池保护芯片CMOS基准源，其特征在于 所述第一基准产生电路(4)包括4个MOS管和一个电阻，即MP11、MP12、MP13、MP14、以及 电阻R3，其中MP11、MP13源极相连作为电源输入端，共同连接到Vdd电源，MP12源极与MPll 漏极连接，且MP11、MP12的栅极相连后与CTAT产生电路(3)的输出端口连接，MP14源极与 MP13漏极连接，且MP13、MP14的栅极相连后与PTAT产生电路(2)的输出端口连接，MP12、 MP14的漏极相连后作为第一基准产生电路(4)的输出VKEF1，同时通过电阻R3与Vss接地。
6.根据权利要求1所述的一种适用于两节锂电池保护芯片CMOS基准源，其特征在于 所述第二基准产生电路(5)包括8个MOS管和一个电阻，即MP15、MP16、MP17、MP18、MN6、 丽7、MN8、MN9、以及电阻R4，其中MP15、MP17源极相连作为电源输入端，共同连接到Vdd电 源，MP16源极连接MP15漏极，MP15、MP16的栅极相连后与PTAT产生电路(2)的输出端口连接，MP18源极连接MP17漏极，MP17、MP18的栅极相连后与CTAT产生电路(3)的输出端口连 接，MP16、MP18的漏极相连后分别与MN6的漏极、MN6的栅极、丽7的栅极连接，MN9的漏极 与丽7的源极连接，MN6的源极分别与MN8的漏极、MN8的栅极、MN9的栅极连接，并且同时 与第三关断控制电路连接，MN8的源极与MN9的源极同时与Vss接地，丽7的漏极作为第二 基准产生电路(5)的输出VKEF2，同时通过电阻R4与Vdd电源连接。
7.根据权利要求1所述的一种适用于两节锂电池保护芯片CMOS基准源，其特征在于 所述的第一关断控制电路(7)包括一个MOS管，S卩MP19，MP19的源极与Vdd电源连接，MP19 的栅极与PD信号连接，丽19的漏极作为第一关断控制电路(7)的输出端口分别与启动电路 (1)、PTAT产生电路(2)连接。
8.根据权利要求1所述的一种适用于两节锂电池保护芯片CMOS基准源，其特征在于 所述的第二关断控制电路(8)包括一个MOS管，S卩MP20，MP20的源极与Vdd电源连接，MP20 的栅极与PD信号连接，MP20的漏极作为第二关断控制电路(8)的输出端口分别与CTAT产 生电路(3)、第一基准产生电路(4)、第二基准产生电路(5)连接。
9.根据权利要求1所述的一种适用于两节锂电池保护芯片CMOS基准源，其特征在于 所述的第三关断控制电路(6)包括一个MOS管即丽10，丽10的源极与Vss接地，丽10的栅 极与PDN信号连接，MNlO的漏极作为第三关断控制电路(6)的输出端口与第二基准产生电 路(5)连接。
全文摘要
本发明公布了一种适用于两节锂电池保护芯片CMOS基准源，包括启动电路、PTAT产生电路、CTAT产生电路、第一基准产生电路、第二基准产生电路、以及三个关断控制电路。本发明只包含NMOS管,PMOS管和电阻，没有三极管，电路结构和制备工艺都相对简单；第一基准产生电路和第二基准产生电路输出的基准用于分别保护芯片比较器关于过充电，过放电，过电流的保护基准，其温度系数低、功耗低；适用于CMOS工艺实现。
文档编号G05F1/56GK102117088SQ20111002678
公开日2011年7月6日 申请日期2011年1月25日 优先权日2011年1月25日
发明者宋勇, 杨跃, 林秀龙 申请人:成都瑞芯电子有限公司