专利名称：输出电路的制作方法
输出电路相关申请的交叉引用2010年12月22日提交的日本专利申请No. 2010-286091的包括说明书、附图和摘要的公开内容的全部内容通过引用并入这里。
背景技术：
本发明涉及一种输出电路。利用半导体集成电路的输出电路，在其上安装过电流保护电路，以便于在耦合到输出电路的互连或负载发生问题，并且导致过电流流动时，该输出电路的输出晶体管被截止，以从而保护负载或集成电路。在日本未审查专利公开No. 2006-24997中，已经公开了ー 种用于并入过电流保护电路的技木。在日本未审查专利公开No. 2006-24997中公开的技术涉及ー种半导体控制装置，该半导体控制装置能够在负载11发生接地短路时通过禁用负载电路10来抑制MOSFET的功率消耗。在图7中，示出了在日本未审查专利公开No. 2006-24997中描述的半导体控制装置中设置的用于驱动负载11的负载电路10的构造。如图7中所示，负载电路10包括MOSFET T1、T3 ；反电动势检测电路12 ；VDS检测电路13 ；与门电路AND1、AND2 ；锁存电路DFl以及驱动器电路14。在初始化状态下，锁存电路DFl的输出端子+Q、-Q的各自的信号电平使得当开关 Sffl断开时在复位状态下+Q的信号电平=L (低电平)，并且-Q的信号电平=H (高电平)。 当由负载电路10驱动负载11吋，接通开关SW1。在该状态下，与门电路ANDl的输入中的一个转为H(高电平)，并且锁存电路DF 1的输出端子-Q处于H(高电平)，使得与门电路 ANDl的输出转为H(高电平)。因此，驱动器电路14被驱动，于是MOSFET Tl被导通，以从而驱动负载11。此处，在MOSFET Tl和负载11之间已经发生接地短路的情况下，过电流流动到 MOSFET Tl，从而导致MOSFET Tl的漏扱-源极电压VDS增加，于是VDS检测电路13的输出进行L(低电平)到H(高电平)的转变。此夕卜，作为VDS检测电路13的输出的转变的結果，与门电路AND2的输出进行从低电平到高电平的转变。然后，锁存电路DFl的-Q的输出进行从高电平到低电平的转变，从而使驱动器电路14的输出从高电平转为低电平。同时，锁存电路DFl的+Q的输出进行从低电平到高电平的转变，导致MOSFET T3转为导通状态。因此，MOSFET Tl的栅极电平变得更低，并且MOSFET Tl转为截止状态，从而使负载电路10的输出避免了短路状态。VDS检测电路13的操作意在进行控制以便于调整流过电阻器R8、R9的电流II，使得MOSFET Tl的漏极-源极电压VDS变得与跨电阻器R8的相对端的电压相等。例如，如果跨电阻器R8的相对端的电压在数值上小于M0SFETT1的电压VDS，则放大器AMPl的输出增加，从而使电流Il増加。通过这种方式，导致跨电阻器R8的相对端的电压增加。相反，如果跨电阻器R8的相对端的电压在数值上大于MOSFET Tl的电压VDS，则放大器AMPl的输出减小，从而使电流Il减小。通过这种方式，导致跨电阻器R8的相对端的电压减小。因此，VDS检测电路13执行控制，使得公式VDS = I1XR8成立。反电动势检测电路12的操作如下所述。在接地短路已经发生的情况下，生成短路电流1D，并且出现反电动势El，反电动势El从电源互连21的节点Pl朝着其节点PO进行作用，于是节点Pl处的电压Vl经历突然减小。相反，基准电源电压V3根据由电容器Cl和电阻器R1、R2所设定的时间常数而下降。为此，基准电源电压V3不能跟随电压Vl的突然减小，使得在电压Vl和基准电压V3之间产生电位差。如果该电位差经历量的増加，并且跨电阻器Rl的相对端的电压超过预定水平，则MOSFET T2被导通。如果MOSFET T2被导通，则这将导致耦合在电阻R3、R4之间的节点处的电压V4上升，从而接通定时器15。定时器15在预定时间中输出高电平信号。该高电平信号被传递到与门电路AND2的输入中的ー个。此处，电阻器R1、R2的各个电阻值被设定为使得当接地短路发生时，由于产生反电动势El而使MOSFET T2导通，而当MOSFET Tl处于导通状态时，由于产生过电流而导致不会由于反电动势而导通MOSFET T2。此外，如果负载电路10在短路路径中发生接地短路，则负载电路10基于MOSFET Tl的电压VDS以及反电动势El通过使用比较器CMPl来检测短路，并且此外，负载电路10 通过使用锁存电路DFl来锁存关于短路的信息，使得与门电路ANDl的输出以及驱动器电路 14的输出反转，从而通过截止MOSFET Tl而截断过电流。本发明人已经意识到如下问题。然而，在根据背景技术的半导体控制装置的负载电路10的情况下，如果负载电路10在短路路径中发生接地短路，则如上文所述，负载电路 10经过开始驱动负载11、检测短路状态以及随后中断流过MOSFET Tl的负载驱动电流的一系列步骤，使得在负载驱动电流被中断之前，流过负载11的电流增加，如图8中所示。为此， 基于在增加时的电流值的最低值来设计驱动电路(输出晶体管)中的电源线的线路宽度以及到达端子的互连的宽度，使得互连宽度不可避免地増加，这将造成导致电路尺寸扩大的问题。此外，电路尺寸的扩大将产生半导体芯片的成本増加的问题。
发明内容
根据本发明的ー个方面，提供了ー种输出电路，该输出电路用于响应于输入信号向耦合到输出端子的负载供应输出电流。该输出电路包括输出晶体管、输出驱动电路、恒定电流限制电路以及控制电路，该输出晶体管用于向输出端子供应输出电流，该输出驱动电路用于驱动输出晶体管，该恒定电流限制电路用于生成用于将输出电流限制为预定电流值的电流控制信号，该控制电路用于执行控制使得在供应输入信号之后，当输出端子处的电压处于预定电压值或者更小时，基于电流控制信号来控制该输出电流，而当输出端子处的电压超过预定电压值吋，由输出驱动电路来驱动该输出晶体管。通过本发明，操作开始于恒定电流驱动状态，在该状态中，输出晶体管所输出的电流被限制为预定值，并且除非发生接地短路，该操作可以切換为正常驱动状态。为此，能够防止当发生接地短路时从输出端子生成电流，该电流的值很大。
从下述结合附图的特定优选实施例的描述中，本发明的上述和其他目的、优点和特征将变得更加明显，在附图中
图1是示出根据本发明的第一实施例的输出电路的构造的框图；图2是根据第一实施例的在输出电路处不存在接地短路(接地)情况下的操作时序图；图3是根据第一实施例的在输出电路处存在接地短路(接地)情况下的操作时序图；图4是根据第一实施例的输出电路的操作流程图；图5是示出根据本发明的第二实施例的输出电路的构造的框图；图6是根据第二实施例的输出电路的操作时序图；图7是示出根据现有技术的输出电路的构造的框图；以及图8是根据现有技术的输出电路的操作时序图。
具体实施例方式第一实施例參考附图，在下文中详细描述本发明的特定实施例，即本发明的第一实施例。图1 示出了根据本发明的第一实施例的输出电路100的构造。第一实施例表示将本发明应用于用于驱动LED电路的输出电路的情況。如图1中所示，输出电路100包括输出单元110、输出驱动电路120、恒定电流限制电路130、输出电压比较电路140、驱动控制电路150、开关电路SW160、输入端子IN以及输出端子OUT。负载101被耦合到输出端子OUT。负载101包括LED电路LED 1、电流限制电阻器 Rl等。负载101由从输出端子OUT输出的输出电流Iout来驱动。在第一实施例的情况下， 假设LED电路作为负载101，然而应当理解，负载101并没有被具体地视作LED电路，并且诸如电机、显示器、电池充电电路等的各种负载也可以视作为负载101。此外，在输出端子OUT处出现的电压指输出电压Vout。输出电压Vout响应于负载 101的状态而经历改变。在负载101处于正常动作的情况下，根据负载101的阻抗以及输出电流Iout的电压将出现作为输出电压VQUT。然而，如果负载101或者在输出端子OUT和负载101之间的互连处于对接地电压GND的短路状态(接地)吋，这将造成输出电压Vout下降到接近接地电压GND的电压。输出单元110包括用作输出晶体管的PMOS晶体管TP111。PMOS晶体管TPlll具有耦合到电源端子Vcc的源极、耦合到输出端子OUT的漏极以及耦合到节点moi的栅极。 PMOS晶体管TPlll根据施加到节点101的电压而使得输出电流Iout流动。经由输出端子 OUT将输出电流Iout供应到负载101。输出驱动电路120响应于输入到输入端子IN的输入信号SIN和控制信号SB来使得PMOS晶体管TPlll导通。输出驱动电路120包括PMOS晶体管TP121以及NMOS晶体管 TN121。PMOS晶体管TP121具有耦合到电源端子Vcc的源极、耦合到节点m01的漏极以及耦合到输入端子IN的栅极。NMOS晶体管TW21具有耦合到节点WOl的漏极、耦合到接地端GND的源扱。此外，将控制信号SB输入到匪OS晶体管TN121的栅极。开关电路SW 160响应于控制信号SA将节点W02电耦合到节点N101，或者使节点N102与节点NlOl截断。恒定电流限制电路130包括PMOS晶体管TP 131以及恒定电流源CI 131。PMOS 晶体管TP 131具有耦合到电源端子Vcc的源极以及都耦合到节点m02的漏极和栅扱。恒定电流源CI 131被耦合在节点m02和接地端子GND之间，并且使得恒定电流1131从节点 N102朝着接地端子GND流动。当开关SW160处于接通状态时，PMOS晶体管TP131以及PMOS晶体管TP 111构成电流镜，其中PMOS晶体管TP131用作电流镜的输入。因此，当开关电路SW160处于接通状态吋，流过PMOS晶体管TPlll的输出电流Iout是具有根据PMOS晶体管TP131与PMOS晶体管TPlll的镜比率的值的电流。例如，TP131 TPlll的比率=1 10的比率可以用作镜比率。然而，只有该镜比率是根据该比率使得PMOS晶体管TP131的电流在数值上小于PMOS 晶体管TPlll的电流的比率，这是充分的，并且该镜比率不需要被规定为1 10的比率。此外，因为根据节点附02处的电压来控制流过PMOS晶体管TPlll的输出电流 Iout的值，施加到节点m02的电压V131可以被视作电流控制信号。输出电压比较电路140包括比较器CMP 141以及基准电压源E141。基准电压源E141向比较器CMP 141的反向输入端子供应基准电压E 141(例如， 2V)。可以使得基准电压E 141为可变的，而不是固定的。此外，基准电压源E 141可以用基准电压端子来替代，基准电压E 141从外部供应到该基准电压端子。比较器CMP 141具有耦合到输出端子OUT的非反向输入端子，并且将输出电压 Vout输入到非反向输入端子。如上所述，将基准电压E 141输入到反向输入端子。比较器 CMP141将输出电压Vout与基准电压E 141作比较，以输出作为控制信号SC的比较結果。假设基准电压E 141为例如2V，如果输出电压Vout小于2V，则比较器CMP 141输出处于低电平的控制信号SC，而如果输出电压Vout处于2V或更高，则比较器CMP输出处于高电平的控制信号SC。驱动控制电路150包括与门电路AND 151, AND 152。将输入信号SIN输入到与门电路AND 151的输入端子中的一个，并且将控制信号 SC的反向信号输入到输入端子中的另ー个。然后，与门电路AND 151输出作为控制信号SA 的运算結果。将输入信号SIN输入到与门电路AND 152的输入端子中的一个，并且将控制信号 SC输入到输入端子中的另ー个。然后，与门电路AND152输出作为控制信号SB的运算結果。此外，驱动控制电路150、输出电压比较电路140以及开关电路SW160可以被视为构成ー个控制电路。现在，分別參考图2和图3在下文中描述根据第一实施例的输出电路100的操作。 在图2中，示出了在负载101处不存在接地短路(接地)并且输出电路100执行正常操作的情况下的工作时序图。在图3中，示出了在输出晶体管TPlll和负载101之间存在接地短路(接地)情况下的操作时序图。如图2中所示，在时间tl处，输入信号SIN首先进行低电平到高电平的转变。在该时间点处在输出端子OUT处出现的输出电压Vout处于低电平(接地电压GND)。因此，输出电压Vout在数值上小于基准电压E 141 (例如，2V)，使得输出电压比较电路140的比较器CMP141输出低电平的控制信号SC。
7
因为控制信号SC处于低电平，并且输入信号SIN处于高电平，所以使得由驱动控制电路150的与门电路AND 151输出的控制信号SA进行低电平到高电平的转变。此外，与门电路AND 152使控制信号SB保持处于低电平。由于使得控制信号SA进行到高电平的转变，所以接通开关电路SW160。此外，当控制信号SB保持处于低电平吋，NMOS晶体管TW21处于截止状态，而当输入信号SIN处于高电平吋，PMOS晶体管TP121处于截止状态。即，输出驱动电路120处于对输出単元110的动作没有影响的禁用状态。当接通开关电路SW160吋，使得节点附02呈现为与节点moi在电气上连续。因此，作为恒定电流限制电路130的PMOS晶体管TP131的漏极电压(栅极电压)的电压V131 将处于与作为输出単元110的PMOS晶体管TPlll的栅极电压相等的电位。如上所述，如果开关电路SW160处于接通状态，则PMOS晶体管TP131和PMOS晶体管TPlll构成电流镜。因此，根据PMOS晶体管TP131与PMOS晶体管TPlll的镜比率来确定流过PMOS晶体管TPlll 的电流(输出电流lout)。在镜比率被设定为例如TP131 TPlll = I 10的比率的情况下，流过PMOS晶体管TPlll的电流(IOmA)将达到流过PMOS晶体管TP131的电流的10倍大(假设例如为1mA)。此外，其中由恒定电流限制电路130所限制的电流与用作输出晶体管的PMOS晶体管TPlll的输出电流相对应的情况在必要时在下文中被称为受限驱动状态。接下来，如上所述，输出电流Iout流向负载101，并且输出电压Vout逐步上升。当在时间t2处输出电压Vout超过基准电压E141 (例如，2V)吋，比较器CMP 141输出处于高电平的控制信号SC。因为控制信号SC处于高电平，并且输入信号SIN处于高电平，所以与门电路AND 151使得控制信号SA进行高电平到低电平的转变，而与门电路AND 152使得控制信号SB进行低电平到高电平的转变。当控制信号SA进行到低电平的转变时，开关电路SW160被断开，于是使得节点102 与节点101在电气上截断。因此，电压V131没有被传送到节点moi。此外，当控制信号SB 同时进行了到高电平的转变吋，NMOS晶体管TW21被导通，从而使得节点moi处于低电平 (接地电压GND)。因此，作为输出晶体管的PMOS晶体管TPlll没有处于由恒定电流限制电路130所限制的受限驱动状态(输出电流lout = 10mA)，但是将处于正常驱动状态(输出电流lout = 30mA)，其中开关电路SW 160处于正常接通状态，从而驱动负载101。接下来，參考图3，下文中描述了在输出晶体管TPlll和负载101之间已经发生接地短路(接地)的情況。如图3中所示，在时间tl处，输入信号SIN首先进行低电平到高电平的转变。在该时间点处，在输出端子OUT处出现的输出电压Vout处于低电平(接地电压GND)。因此，输出电压Vout在数值上小于基准电压E 141(例如，2V)，使得输出电压比较电路140的比较器CMP141输出低电平的控制信号SC。由于输入信号SIN处于高电平，而控制信号SC处于低电平，所以使得由驱动控制电路150的与门电路AND 151输出的控制信号SA进行低电平到高电平的转变。此外，与门电路AND 152使控制信号SB保持处于低电平。当使得控制信号SA进行到高电平的转变吋， 接通开关电路SW 160。此外，当信号SB保持处于低电平吋，NMOS晶体管TW21处于截止状态，并且当输入信号SIN处于高电平吋，PMOS晶体管TP121处于截止状态。即，输出驱动电路120处于对输出电源110的动作没有影响的禁用状态。当接通开关电路SW 160吋，使得节点附02被呈现为与节点moi在电气上连续。 因此，作为恒定电流限制电路130的PMOS晶体管TP131的漏极电压(栅极电压)的电压 V131处于与输出单元110的PMOS晶体管TPlll的栅极电压相等的电位。当开关电路SW160 处于接通状态时，PMOS晶体管TP131和PMOS晶体管TPlll构成电流镜。根据PMOS晶体管TP131与PMOS晶体管TPlll的镜比率来确定流过PMOS晶体管TPlll的电流(输出电流 lout)。如果镜比率在受限驱动状态下被设定为例如1 10的比率，则流过PMOS晶体管 TPlll的输出电流(IOmA)将达到流过PMOS晶体管TP131的电流的10倍大(假设，例如为 ImA) ο接下来，如上所述，输出电流Iout流到负载101，然而与图2所示的情况不同，由于已经发生了接地短路(接地)，所以输出端子OUT处的输出电压Vout不会变得比基准电压 E141更高。因此，比较器CMP141使控制信号SC保持处于低电平。然后，开关电路SW 160保持处于接通状态直至时间t2，在时间t2处输入信号SIN 进行到低电平的转变，并且PMOS晶体管TPlll仅在受限驱动状态中使得电流(IOmA)流动， 而不允许在数值上大于该电流的电流。在图4中，示出了根据本发明的第一实施例的输出电路100的操作流程图。如图 4中所示，首先输入高电平的输入信号SIN(步骤S101)。在输出电压Vout在数值上小于基准电压E 141(例如，2V)的情况下，控制信号SC 处于低电平，并且当输入信号SIN进行到高电平的转变时，控制信号SA进行到高电平的转变，从而使得开关电路SW 160转为接通状态(步骤S102)。开关电路SW 160被接通，并且通过PMOS晶体管TP131和PMOS晶体管TPlll来建立电流镜耦合构造。根据电流镜比率的恒定电流流到PMOS晶体管TP111，并且作为输出晶体管的PMOS晶体管TPlll处于恒定电流驱动状态(受限驱动状态)(步骤S103)。当在输出端子OUT处出现的输出电压Vout上升到基准电压E 141或更高(步骤 S104中的是)时，控制信号SC转为高电平，响应于此，控制信号SA转为低电平，而控制信号SB转为高电平。为此，如參考图2所描述的，开关电路SW160被断开，并且输出驱动电路 120的NMOS晶体管TW21导通，于是作为输出晶体管的PMOS晶体管TPlll转为正常驱动状态(步骤S105)。另ー方面，当输出端子OUT处出现的输出电压Vout低于基准电压E 141时(步骤S104中的否)，控制信号SC保持处于低电平，于是通过作为输出晶体管的PMOS晶体管 TPlll来延续恒定电流驱动状态(受限驱动状态)(步骤S106)。如上所述，在根据本发明的第一实施例的输出电路100的情况下，在输入信号SIN 被启用的初始化状态(在图2、图3中分别处于所示的时间tl)中，输出端子OUT处的输出电压Vout处于低电平(接地电压GND)，使得响应于输出电压比较电路140的比较结果(控制信号SC)，开关电路SW 160被接通，并且输出驱动电路120被禁用。因此，作为输出晶体管的PMOS晶体管TPlll处于恒定电流驱动状态(受限驱动状态)。此后，在没有发生接地短路的情况下，输出电压Vout逐步上升达到基准电压E141 或更高，于是响应于输出电压比较电路140的比较结果(控制信号SC)，断开开关电路SW， 并且启用输出驱动电路120。因此，作为输出晶体管的PMOS晶体管TPlll处于正常驱动状态。另ー方面，在发生了接地短路的情况下，输出电压Vout不超过基准电压E 141，使得作为输出晶体管的PMOS晶体管TPlll保持处于恒定电流驱动状态。现在，由于足够的电迁移而导致用于在输出电路中使用的互连线路的线路宽度被设计为满足互连线路的使用寿命。由于电迁移而导致满足互连线路的使用寿命(中值寿命)的互连线路的线路宽度与电流密度相关。以下给出的表达式(1)示出了在中值寿命 MTF和电流密度J之间的常见关系表达式
权利要求
1.一种输出电路，用于响应于输入信号来向耦合到输出端子的负载供应输出电流，所述输出电路包括输出晶体管，所述输出晶体管向所述输出端子供应所述输出电流； 输出驱动电路，所述输出驱动电路驱动所述输出晶体管；电流限制电路，所述电流限制电路生成电流控制信号，所述电流控制信号用于将所述输出电流限制为预定电流值；以及控制电路，所述控制电路执行控制，使得在供应所述输入信号之后，如果所述输出端子处的电压处于预定电压值或者更低，则基于所述电流控制信号来控制所述输出电流，而如果所述输出端子处的电压超过所述预定电压值，则由所述输出驱动电路来驱动所述输出晶体管。
2.如权利要求1所述的输出电路，其中，所述预定电流值小于由所述输出驱动电路驱动的所述输出晶体管的输出电流。
3.如权利要求1所述的输出电路，其中，所述控制电路包括开关电路，所述开关电路被耦合在所述输出晶体管的控制端子和所述电流限制电路之间，并且其中，响应于所述输入信号，所述开关电路被接通，而响应于所述输出端子处的电压与第一基准电压的比较結果，所述开关电路被断开。
4.如权利要求3所述的输出电路，其中，响应于第一控制信号来控制所述开关电路， 其中，所述控制电路进一歩包括第一输出电压比较电路和驱动控制电路， 其中，所述第一输出电压比较电路将所述输出端子处的电压与所述第一基准电压进行比较，输出比较结果作为第二控制信号，并且其中，响应于所述输入信号和所述第二控制信号，所述驱动控制电路输出所述第一控制信号。
5.如权利要求4所述的输出电路，其中，所述控制电路进一歩包括输出监视电路以及第ニ输出电压比较电路， 其中，所述输出监视电路生成与所述第一基准电压不同的第二基准电压， 其中，所述第二输出电压比较电路将所述输出端子处的电压与所述第二基准电压进行比较，输出比较结果作为第三控制信号，并且其中，响应于所述输入信号以及所述第二控制信号和所述第三控制信号，所述驱动控制电路输出所述第一控制信号。
6.如权利要求3所述的输出电路，其中，所述电流限制电路包括第一晶体管以及耦合到所述第一晶体管的恒定电流源，并且其中，当所述开关电路处于接通状态时，由所述第一晶体管和所述输出晶体管构成电流镜。
7.如权利要求4所述的输出电路，其中，所述电流限制电路包括第一晶体管以及第一恒定电流源， 其中，所述第一晶体管被耦合在第一电源端子和第一节点之间，其中，所述第一晶体管的控制端子被耦合到所述第一节点，并且其中，所述第一恒定电流源被耦合在所述第一节点和第二电源端子之间，所述第一节点的电位用作所述电流控制信号。
8.如权利要求7所述的输出电路，其中，当所述开关电路处于接通状态时，所述第一晶体管的输出电流在数值上小于所述输出晶体管的输出电流。
9.如权利要求4所述的输出电路，其中，所述输出驱动电路包括第二晶体管和第三晶体管，其中，所述第二晶体管被耦合在第一电源端子和第二节点之间，响应于所述输入信号来控制所述第二晶体管的导通/截止，其中，所述第三晶体管被耦合在第二电源端子和所述第二节点之间，响应于所述第二控制信号来控制所述第三晶体管的导通/截止，并且其中，所述第二节点被耦合到所述输出晶体管的控制端子。
10.如权利要求5所述的输出电路，其中，所述输出监视电路包括第四晶体管和第二恒定电流源， 其中，所述第二晶体管被耦合在所述第一电源端子和第三节点之间， 其中，所述第四晶体管的控制端子被耦合到所述第二节点， 其中，所述第二恒定电流源被耦合在所述第三节点和所述第二电源端子之间，并且其中，所述第三节点的电位用作所述第二基准电压。
全文摘要
本发明公开了一种输出电路。提供了一种用于响应于输入信号来向耦合到输出端子的负载供应输出电流的输出电路。该输出电路包括输出晶体管、输出驱动电路、恒定电流限制电路以及控制电路，该输出晶体管用于向输出端子供应输出电流，该输出驱动电路用于驱动输出晶体管，该恒定电流限制电路用于生成用于将输出电流限制为预定电流值的电流控制信号，该控制电路用于执行控制，使得在供应输入信号之后，当输出端子处的电压处于预定电压或比更小时，基于电流控制信号来控制输出电流，而当输出端子处的电压超过预定电压时，由输出驱动电路来驱动输出晶体管。
文档编号G05B19/04GK102540924SQ201110432200
公开日2012年7月4日 申请日期2011年12月21日 优先权日2010年12月22日
发明者山内孝之 申请人:瑞萨电子株式会社