专利名称：一种x光机的立柱升降控制电路及x光机的制作方法
技术领域：
本实用新型涉及X光机领域，特别是一种X光机的立柱升降控制电路及X光机。
背景技术：
X光机广泛应用于医疗卫生，科学教育，工业等各个领域。其中，应用于医疗卫生协助医生诊断疾病的X光机是根据人体肌内、骨头等组织结构的密度不同利用X射线透过人体照射在片子上进行成像的。图1为利用X光机对病人进行成像的示意图，如图1所示，在X光机中，位于病人支架1上的病人2和用于盛装待照底片的片盒3之间有一个距离A，而X射线的发射源4 接近于一个点，这样在X射线发射源4到片盒3的距离(SID)取不同值时，所获得的图像的大小也不同。例如，当SID为115mm时，所获得的图像比实际图像增大了 2*b ；而当SID为 150mm，则所获得的图像比实际图像增大了 2*a。其中，a小于b，即图像在SID为150mm时， 图像的变形量小于SID为115mm时的变形量。这样在拍一些较小部位或者作透视时，SID为 115mm可以满足使用要求，但是拍大部位时，如拍胸片，SID需要变为150mm才能满足要求。为了适应不同的诊断要求，X光机需要可变的SID，而可变的SID—般是通过X光机立柱的升降来实现的。为了实现X光机立柱的升降，通常需要安装限位开关，并通过控制电机带动立柱运行至限位开关限定的位置来实现对立柱各升降位置的定位。但现有技术中，电机的运行完全由CPU软件控制，一旦CPU软件运行不正常，电机不能在准确位置停止， 将使得立柱停止不及时，降低立柱的定位精度。
实用新型内容有鉴于此，本实用新型提出了 X光机的立柱升降控制电路及X光机，用以提高立柱的定位精度，减少机械冲击。本实用新型提供的X光机的立柱升级控制电路，包括向上运动触发单元和立柱上限位触发单元，此外还包括上限位硬件断开控制单元；其中，所述上限位硬件断开控制单元的一端与立柱上限位触发单元的输出端相连，另一端与向上运动触发单元的输出端相连，在所述立柱上限位触发单元被触发时，所述上限位硬件断开控制单元在预定时间内使所述向上运动触发单元失能。本实用新型提供的另一种X光机的立柱升级控制电路，包括向下运动触发单元和立柱下限位触发单元，此外还包括下限位硬件断开控制单元，其中，所述下限位硬件断开控制单元的一端与立柱下限位触发单元的输出端相连，另一端与向下运动触发单元的输出端相连，在所述立柱下限位触发单元被触发时，所述下限位硬件断开控制单元在预定时间内使所述向下运动触发单元失能。本实用新型提供的X光机，包括上述X光机的立柱升级控制电路。从上述方案中可以看出，由于本实用新型中在立柱上/下限位触发单元的一端增加了上/下限位硬件断开控制单元，并通过此上/下限位硬件断开控制单元控制向上/下运动触发单元的接地端，从而控制了向上/下运动触发单元的及时通断，提高了立柱的定位精度，减少了机械冲击，保护了立柱机构。此外，由软件、硬件同时控制立柱的升级，增加了运动系统的安全性，即使软件进入死循环，立柱也可以在硬件断开控制单元的控制下在指定位置停止。
下面将通过参照附图详细描述本实用新型的优选实施例，使本领域的普通技术人员更清楚本实用新型的上述及其它特征和优点，附图中图1为利用X光机对病人进行成像的示意图。图2为现有技术中一种立柱升降控制电路的结构示意图。图3为本实用新型中一种立柱升降控制电路的结构示意图。图4为本实用新型中又一种立柱升降控制电路的结构示意图。图5为本实用新型中又一种立柱升降控制电路的结构示意图。
具体实施方式
在描述本实用新型实施例中的立柱升降控制电路之前，先对现有技术中的一种立柱升降控制电路进行简要描述。图2为现有技术中一种立柱升降控制电路的结构示意图。如图2所示，该电路包括CPU11、向上运动触发单元12、向下运动触发单元13、电机14、立柱上限位触发单元15 和立柱下限位触发单元16。其中，CPUll的第一输出接口与向上运动触发单元12的输入端相连，第二输出接口与向下运动触发单元13的输入端相连。CPUll的第一输入接口与立柱下限位触发单元 16相连，第二输入接口与立柱上限位触发单元15相连。电机14的一端与向上运动触发单元12的控制端相连，另一端与向下运动触发单元13的控制端相连。当CPUll接收到向下的运动信号时，所述CPUll使能所述向下运动触发单元13，通过所述向下运动触发单元13控制电机14向下运动。当所述电机14运动到立柱的下限位时，所述立柱下限位触发单元16被触发，并将触发信号传给所述CPU11，所述CPUll使所述向下运动触发单元13失能，电机停止运动。当CPUll接收到向上的运动信号时，所述CPUll 使能所述向上运动触发单元12，通过所述向上运动触发单元12控制电机14向上运动。当所述电机14运动到立柱的上限位时，所述立柱上限位触发单元15被触发，并将触发信号传给所述CPU11，所述CPUll使所述向上运动触发单元12失能，电机停止运动。具体实现时，向上运动触发单元12、向下运动触发单元13，立柱上限位触发单元 15和立柱下限位触发单元16的内部结构可有多种具体实现形式。图2中仅示出了其中一种。图2中，向上运动触发单元12包括第一三极管VI、第一泄放二极管Dl和第一继电器K1。其中，第一三极管Vl的发射极与高电平，如24V电压，相连，基极与CPUll的第一输出接口 Outl相连。第一三极管Vl的集电极与第一继电器Kl的一端相连，第一继电器Kl 的另一端接地。此外，该第一继电器Kl与第一泄放二极管Dl并联。其中，第一继电器Kl与第一三极管Vl的集电极相连的一端与第一泄放二极管Dl的输出端(负端)相连，第一继电器Kl接地的一端与第一泄放二极管Dl的输入端(正端)相连。当第一三极管Vl断开时，第一泄放二极管Dl用于将第一继电器Kl的电量泄放掉，避免烧坏第一三极管VI。向下运动触发单元13包括第二三极管V2、第二泄放二极管D2和第二继电器K2。 其中，第二三极管V2的发射极与高电平，如24V电压，相连，基级与CPUll的第二输出接口 0ut2相连。第二三极管V2的集电极与第二继电器K2的一端相连，第二继电器K2的另一端接地。此外，该第二继电器K2与第二泄放二极管D2并联。其中，第二继电器K2与第二三极管V2的集电极相连的一端与第二泄放二极管D2的输出端(负端)相连，第二继电器K2 接地的一端与第二泄放二极管D2的输入端(正端)相连。当第二三极管V2断开时，第二泄放二极管D2用于将第二继电器K2的电量泄放掉，避免烧坏第二三极管V2。电机14的一端通过第一继电器Kl的常闭触点与高电平，如24V电压，相连，并通过第一继电器Kl的常开触点接地；电机14的另一端通过第二继电器K2的常闭触点与高电平，如24V电压，相连，并通过第二继电器K2的常开触点接地。图2中，第一继电器Kl的常闭/开触点与第一继电器Kl之间的虚线为控制线；同理，第二继电器K2的常闭/开触点与第二继电器K2之间的虚线也为控制线。立柱上限位触发单元15包括立柱上限位开关Sl和第一下拉电阻R1。其中，立柱上限位开关Sl的一端与高电平，如24V电压，相连，另一端分别与CPUll的第一输入接口 Inl和第一下拉电阻Rl的一端相连，第一下拉电阻Rl的另一端接地。其中，若CPUll要求低于24V的电压，如5V电压，则立柱上限位开关Sl与电压相连的一端需与该较低的电压， 如5V电压，相连，或者在立柱上限位开关Sl与24V电压之间连接一个限压电阻。立柱下限位触发单元16包括立柱下限位开关S2和第二下拉电阻R2。其中，立柱下限位开关S2的一端与高电平，如24V电压，相连，另一端分别与CPUll的第二输入接口 In2和第二下拉电阻R2的一端相连，第二下拉电阻R2的另一端接地。其中，若CPUll要求低于24V的电压，如5V电压，则立柱下限位开关S2与电压相连的一端需与该较低的电压， 如5V电压，相连，或者在立柱下限位开关S2与24V电压之间连接一个限压电阻。当CPUll的Ιη4弓丨脚获得向下的运动信号时，CPUll的第二输出接口 0ut2输出低电平，第二三极管V2导通，第二继电器K2吸合。24V电压通过第一继电器Kl的常闭触点接到电机14的一端，电机14的另一端通过第二继电器K2接地，电机14向下运动。当电机14 运行到立柱下限位开关Sl时，立柱下限位开关Sl断开，CPUll的第一输入接口 Inl引脚从高电平跳变成低电平，CPUll的第二输出接口 0ut2输出高电平，第二三极管V2关断，第二继电器K2触点断开，电机14停止运动。同理，当CPUll的In3引脚获得向上运动信号时，CPUll的第一输出接口 Outl输出低电平，第一三极管Vl导通，第一继电器Kl吸合。24V电压通过第二继电器Κ2的常闭触点接到电机14的一端，电机14的另一端通过第一继电器Kl接地，电机14向上运动。当电机 14运行到立柱上限位开关S2时，立柱上限位开关S2断开，CPUll的第二输入接口 Ιη2引脚从高电平跳变成低电平，CPUll的第一输出接口 Outl输出高电平，第一三极管Vl关断，第一继电器Kl触点断开，电机14停止运动。从上述过程可以看出，这种方案中电机的运行完全由CPU软件控制，一旦CPU软件运行不正常，电机不能在准确位置停止，将使得立柱停止不及时，降低立柱定位精度，此外，还会给设备带来较大风险。另外，由于软件任务多，扫描限位开关的时间间隔较长，也容易造成立柱停止不及时，降低立柱定位精度，并产生机械冲击。为使本实用新型的目的、技术方案和优点更加清楚，以下举实施例对本实用新型进一步详细说明。图3为本实用新型实施例中的一种立柱升降控制电路的结构示意图。如图3所示， 该电路除包括图2中的CPU11、向上运动触发单元12、向下运动触发单元13、电机14、立柱上限位触发单元15和立柱下限位触发单元16以外，还包括上限位硬件断开控制单元17 和下限位硬件断开控制单元18。其中，上限位硬件断开控制单元17的一端与立柱上限位触发单元15的一端相连， 另一端与向上运动触发单元12的输出端相连，在立柱上限位触发单元15被触发时，该上限位硬件断开控制单元17在预定时间内使所述向上运动触发单元12失能。在CPUll接收到向上的运 动信号后，立柱上限位触发单元15被触发前，该上限位硬件断开控制单元17不对所述向上运动触发单元12进行控制，即向上运动触发单元12处于使能状态，控制电机14 向上运行。下限位硬件断开控制单元18的一端与立柱下限位触发单元16的一端相连，另一端与向下运动触发单元13的输出端相连，在立柱下限位触发单元16被触发时，该下限位硬件断开控制单元18在预定时间内使所述向下运动触发单元13失能。在CPUll接收到向下的运动信号后，立柱下限位触发单元16被触发前，所述上限位硬件断开控制单元18不对所述向下运动触发单元13进行控制，即所述向下运动触发单元13处于使能状态，控制电机14 向下运行。本实施例中，由于增加了硬件关断功能，因此提高了立柱的定位精度以及运动系统的安全性。另外，本实施例中，上限位硬件断开控制单元17使所述向上运动触发单元12失能的预定时间，以及下限位硬件断开控制单元18使所述向下运动触发单元13失能的预定时间均可小于软件对立柱上限位触发单元15及立柱下限位触发单元16的扫描时间，因此进一步提高了立柱升降的位置精度，也避免了立柱停止时的机械冲击。具体实现时，上限位硬件断开控制单元17和下限位硬件断开控制单元18的内部结构可有多种具体实现形式。图3中示出了其中的一种。图3中，上限位硬件断开控制单元17包括上限位断开延时单元171和第一 MOS 管V3 (自身具有二极管)。其中，上限位断开延时单元171的一端与立柱上限位触发单元15 的一端相连，另一端与第一 MOS管V3的门极相连，第一 MOS管V3的漏极与向上运动触发单元12相连，第一 MOS管V3的源极接地。在立柱上限位触发单元15被触发时，该上限位断开延时单元171在预定时间内控制所述第一 MOS管V3断开，进而使所述向上运动触发单元 12失能。在CPUll接收到向上的运动信号后，立柱上限位触发单元15被触发前，该上限位断开延时单元171控制所述第一 MOS管V3导通，所述向上运动触发单元12处于使能状态， 并根据CPUll的指示控制电机14向上运行。下限位硬件断开控制单元18包括下限位断开延时单元181和第二 MOS管V4(自身具有二极管)。其中，下限位断开延时单元181的一端与立柱下限位触发单元16的一端相连，另一端与第二 MOS管V4的门极相连，第二 MOS管V4的漏极与向下运动触发单元13相连，第二 MOS管V4的源极接地。在立柱下限位触发单元16被触发时，该下限位断开延时单元181在预定时间内控制所述第二 MOS管V4断开，进而使所述向下运动触发单元13失能。在CPUll接收到向下的运动信号后，立柱下限位触发单元16被触发前，该下限位断开延时单元181控制所述第二 MOS管V4导通，所述向下运动触发单元13处于使能装置，并根据CPUll的指示控制电机14向上运行。具体实现时，上限位断开延时单元171和下限位断开延时单元181的内部结构可有多种具体实现形式。二者既可采用相同的内部结构实现形式，也可采用不同的内部结构实现形式。例如，二者可同时采用RC延时电路，也可同时采用LM555芯片延时电路；或者， 二者之中的任一个采用RC延时电路，另一个采用LM555芯片延时电路。当然，也可以有其他实现形式的延时电路。下面仅对RC延时电路和LM555芯片延时电路进行详细描述。图4为本实用新型实施例中上限位断开延时单元171和下限位断开延时单元181 的一种内部结构实现形式。如图4所示，该上限位断开延时单元171和下限位断开延时单元181采用的是RC延时电路。并且上限位断开延时单元171与立柱上限位触发单元15的输出端相连，立柱上限位触发单元15的输入端与高电平相连；下限位断开延时单元181与立柱下限位触发单元16的输出端相连，立柱下限位触发单元16的输入端与高电平相连。其中，上限位断开延时单元171包括第一分压电阻R3、第二分压电阻R4和第一充放电电容Cl。其中，第一分压电阻R3的一端与立柱上限位触发单元15的输出端相连，另一端分别与第二分压电阻R4的一端、第一充放电电容Cl的一端以及第一 MOS管V3的门极相连。第二分压电阻R4的另一端和第一充放电电容Cl的另一端接地。下限位断开延时单元181包括第三分压电阻R5、第四分压电阻R6和第二充放电电容C2。其中，第三分压电阻R5的一端与立柱下限位触发单元16的输出端相连，另一端分别与第四分压电阻R6的一端、第二充放电电容C2的一端以及第二 MOS管V4的门极相连。 第三分压电阻R5的另一端和第二充放电电容C2的另一端接地。本实施例中，当CPUll的In4弓丨脚获得向下的运动信号时，CPUll的第二输出接口 0ut2输出低电平，第二三极管V2导通，同时，第三分压电阻R5与立柱下限位触发单元16的输出端相连的一端为高电平，第二 MOS管V4导通，第二继电器K2吸合，同时第二充放电电容C2被充电。24V电压通过第一继电器Kl的常闭触点接到电机14的一端，电机14的另一端通过第二继电器K2接地，电机14向下运动。当电机14运行到立柱下限位开关Sl时，立柱下限位开关Sl断开，CPUll的第一输入接口 Inl引脚从高电平跳变成低电平，同时，第三分压电阻R5与立柱下限位触发单元16的输出端相连的一端也变为低电平，第二充放电电容C2对第四分压电阻R6放电，当第二充放电电容C2上的电压低于第二 MOS管V4的门极时，第二 MOS管V4关断，第二继电器K2触点断开，电机14停止运动。同理，当CPUll的In3引脚获得向上运动信号时，CPUll的第一输出接口 Outl输出低电平，第一三极管Vl导通，同时，第一分压电阻R3与立柱上限位触发单元15的输出端相连的一端为高电平，第一 MOS管V3导通，第一继电器Kl吸合，同时第一充放电电容Cl被充电。24V电压通过第二继电器Κ2的常闭触点接到电机14的一端，电机14的另一端通过第一继电器Kl接地，电机14向上运动。当电机14运行到立柱上限位开关S2时，立柱上限位开关S2断开，CPUll的第二输入接口 Ιη2引脚从高电平跳变成低电平，同时，第一分压电阻R3与立柱上限位触发单元15的输出端相连的一端也变为低电平，第一充放电电容Cl对第二分压电阻R4放电，当第一充放电电容Cl上的电压低于第一 MOS管V3的门极时，第一 MOS管V3关断，第一继电器Kl触点断开，电机14停止运动。图5为本实用新型实施例中上限位断开延时单元171和下限位断开延时单元181 的又一种内部结构实现形式。如图5所示，该上限位断开延时单元171和下限位断开延时单元181采用的是LM555芯片延时电路。并且上限位断开延时单元171与立柱上限位触发单元15的输入端相连，立柱上限位触发单元15的输出端接地；下限位断开延时单元181与立柱下限位触发单元16的输入端相连，立柱下限位触发单元16的输出端接地。其中，上限位断开延时单元171包括第三三极管V5、第一上拉电阻R7、第一充放电电阻R8、第三充放电电容C3和第一 LM555芯片。其中，第三三极管V5的基极与立柱上限位触发单元15的输入端相连，第三三极管V5的集电极极接地。第一上拉电阻R7的一端与立柱上限位触发单元15的输入端相连，另一端接高电平，如5V电压。第一充放电电阻R8 的一端接高电平，如5V电压，另一端分别与第三三极管V5的发射极、第三充放电电容C3的一端、第一 LM555芯片的第6管脚、第7管脚相连。第三充放电电容C3的另一端接地。第
一LM555芯片的第1管脚接地，第2管脚与立柱上限位触发单元15的输入端相连，第4管脚和第8管脚接高电平，如5V电压，第3管脚与第一 MOS管V3的门极相连。下限位断开延时单元181包括第四三极管V6、第二上拉电阻R9、第二充放电电阻R10、第四充放电电容C4和第二 LM555芯片。其中，第四三极管V6的基极与立柱下限位触发单元16的输入端相连，第四三极管V6的集电极极接地。第二上拉电阻R9的一端与立柱下限位触发单元16的输入端相连，另一端接高电平，如5V电压。第二充放电电阻RlO的一端接高电平，如5V电压，另一端分别与第四三极管V6的发射极、第四充放电电容C4的一端、第二 LM555芯片的第6管脚、第7管脚相连。第四充放电电容C4的另一端接地。第二 LM555芯片的第1管脚接地，第2管脚与立柱下限位触发单元16的输入端相连，第4管脚和第8管脚接高电平，如5V电压，第3管脚与第二一 MOS管V4的门极相连。本实施例中，在立柱下限位开关Sl处于闭合状态时，第四三级管V6导通并对第四充放电电容C4放电，第四充放电电容C4的电压始终达不到第二 LM555芯片的触发阈值，第
二LM555芯片的第3管脚输出高电平，第二 MOS管V4始终处于导通状态，第二继电器K2受控于CPUll的第二输出接口 0ut2，即当CPUll的In4引脚获得向下的运动信号时，CPUll的第二输出接口 0ut2输出低电平，第二三极管V2导通，第二继电器K2吸合。24V电压通过第一继电器Kl的常闭触点接到电机14的一端，电机14的另一端通过第二继电器K2接地，电机14向下运动。当电机14运行到立柱下限位开关Sl时，立柱下限位开关Sl断开，第四三级管V6关闭，第二充放电电阻RlO对第四充放电电容C4充电，当第四充放电电容C4的电压达到第二 LM555芯片的触发阈值时，第二 LM555芯片的第3管脚输出低电平，第二 MOS管 V4延时关闭，第二继电器K2触点断开，电机14停止运动。同理，在立柱上限位开关S2处于闭合状态时，第三三级管V5导通并对第三充放电电容C3放电，第三充放电电容C3的电压始终达不到第一 LM555芯片的触发阈值，第一 LM555芯片的第3管脚输出高电平，第一 MOS管V3始终处于导通状态，第一继电器Kl受控于CPUll的第一输出接口 Outl，即当CPUll的In3引脚获得向上的运动信号时，CPUll的第一输出接口 Outl输出低电平，第一三极管Vl导通，第一继电器Kl吸合。24V电压通过第二继电器Κ2的常闭触点接到电机14的一端，电机14的另一端通过第一继电器Kl接地，电机14向下运动。当电机14运行到立柱上限位开关S2时，立柱上限位开关S2断开，第三三级管V5关闭，第一充放电电阻R8对第三充放电电容C3充电，当第三充放电电容C3的电压达到第一 LM555芯片的触发阈值时，第一 LM555芯片的第3管脚输出低电平，第一 MOS管V3 延时关闭，第一继电器Kl触点断开，电机14停止运动。以上仅对上限位断开延时单元171和下限位断开延时单元181具有相同的内部结构的情况列举了两个示例，当然，二者也可以具有其他实现形式的相同内部结构，只要能解决本实用新型的技术问题即可，此处不再一一赘述。此外，对于上限位断开延时单元171和下限位断开延时单元181具有不同的内部结构的情况，本领域普通技术人员可根据本实用新型的上述描述推理得到。例如，实际应用中，可令上限位断开延时单元171具有图4所示内部结构，而下限位断开延时单元181具有图5所示内部结构；或者，可令上限位断开延时单元171具有图5所示内部结构，而下限位断开延时单元181具有图4所示内部结构；再或者，可令上限位断开延时单元171具有图4 或图5所示内部结构，而下限位断开延时单元181具有其它形式的内部结构；又或者，可令上限位断开延时单元171具有其它形式的内部结构，而下限位断开延时单元181具有图4 或图5所示内部结构。此处不再一一赘述。实际应用中，上述立柱升降控制电路也可只包括上升控制电路，即只包括向上运动触发单元12、立柱上限位触发单元15和上限位硬件断开控制单元17。或者，上述立柱升降控制电路也可只包括下降控制电路，即只包括向下运动触发单元13、立柱下限位触发单元16和下限位硬件断开控制单元18。本实用新型中的X光机为包括上述各立柱升降控制电路中的任意一个立柱升降控制电路的X光机。以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
权利要求1.一种X光机的立柱升降控制电路，包括向上运动触发单元(1 和立柱上限位触发单元(15)，其特征在于，该电路还包括上限位硬件断开控制单元(17)，所述上限位硬件断开控制单元(17)的一端与立柱上限位触发单元(1 的输出端相连，另一端与向上运动触发单元 (12)的输出端相连，其中，在所述立柱上限位触发单元(1 被触发时，所述上限位硬件断开控制单元(17)在预定时间内使所述向上运动触发单元(1 失能。
2.根据权利要求1所述的控制电路，其特征在于，所述上限位硬件断开控制单元(17) 包括上限位断开延时单元(171)和第一 MOS管(V3)，其中，所述上限位断开延时单元 (171)的一端与立柱上限位触发单元(15)的输出端相连，另一端与第一MOS管(V3)的门极相连，第一 MOS管(V3)的漏极与向上运动触发单元(12)的输出端相连，第一 MOS管(V3) 的源极接地；在立柱上限位触发单元(1 被触发前，所述上限位断开延时单(171)控制所述第一 MOS管(V3)导通，所述向上运动触发单元(12)处于使能状态；在立柱上限位触发单元(15) 被触发时，所述上限位断开延时单元(171)在预定时间内控制所述第一 MOS管(V3)断开， 所述向上运动触发单元(1 失能。
3.根据权利要求2所述的控制电路，其特征在于，所述上限位断开延时单元(171)采用 RC延时电路或LM555芯片延时电路。
4.根据权利要求3所述的控制电路，其特征在于，所述上限位断开延时单元(171)包括第一分压电阻(R3)、第二分压电阻(R4)和第一充放电电容(Cl)；其中，第一分压电阻(旧)的一端与立柱上限位触发单元(1 的输出端相连，另一端分别与第二分压电阻(R4)的一端、第一充放电电容(Cl)的一端以及第一MOS管(V3)的门极相连； 第二分压电阻(R4)另一端和第一充放电电容(Cl)的另一端接地。
5.根据权利要求3所述的控制电路，其特征在于，所述上限位断开延时单元(171)包括第三三极管(V5)、第一上拉电阻(R7)、第一充放电电阻(R8)、第三充放电电容(C3)和第一 LM555芯片；其中，第三三极管(％)的基极与立柱上限位触发单元(巧)的输出端相连，第三三极管(V5) 的集电极极接地；第一上拉电阻(R7)的一端与立柱上限位触发单元(1 的输出端相连，另一端接高电平；第一充放电电阻(R8)的一端接高电平，另一端分别与第三三极管(％)的发射极、第三充放电电容(O)的一端、第一 LM555芯片的第6管脚、第7管脚相连；第三充放电电容(C3)的另一端接地；第一 LM555芯片的第1管脚接地，第2管脚与立柱上限位触发单元(15)的输出端相连，第4管脚和第8管脚接高电平，第3管脚与第一 MOS管(V3)的门极相连。
6.一种X光机的立柱升降控制电路，包括向下运动触发单元(1 和立柱下限位触发单元(16)，其特征在于，该电路还包括下限位硬件断开控制单元(18)，所述下限位硬件断开控制单元(18)的一端与立柱下限位触发单元(16)的输出端相连，另一端与向下运动触发单元(1 的输出端相连，其中，在所述立柱下限位触发单元(16)被触发时，所述下限位硬件断开控制单元(18)在预定时间内使所述向下运动触发单元(13)失能。
7.根据权利要求6所述的控制电路，其特征在于，所述下限位硬件断开控制单元(18)包括下限位断开延时单元(181)和第二 MOS管(V4)，其中，所述下限位断开延时单元 (181)的一端与立柱下限位触发单元(16)的输出端相连，另一端与第二 MOS管(V4)的门极相连，第二 MOS管(V4)的漏极与向下运动触发单元(13)的输出端相连，第二 MOS管(V4) 的源极接地；在立柱下限位触发单元(16)被触发前，所述下限位断开延时单元(181)控制所述第二 MOS管(V4)导通，所述向下运动触发单元(13)处于使能状态；在立柱下限位触发单元(16) 被触发时，所述下限位断开延时单元(181)在预定时间内控制所述第二 MOS管(V4)断开， 所述向下运动触发单元(1 失能。
8.根据权利要求7所述的控制电路，其特征在于，所述下限位断开延时单元(181)采用 RC延时电路或LM555芯片延时电路。
9.根据权利要求8所述的控制电路，其特征在于，所述下限位断开延时单元(181)包括第三分压电阻(R5)、第四分压电阻(R6)和第二充放电电容(以)；其中，第三分压电阻(肪)的一端与立柱下限位触发单元(16)的输出端相连，另一端分别与第四分压电阻(R6)的一端、第二充放电电容(C2)的一端以及第二MOS管(V4)的门极相连。 第三分压电阻(肪)的另一端和第二充放电电容(以)的另一端接地。
10.根据权利要求8所述的控制电路，其特征在于，所述下限位断开延时单元(181)包括第四三极管(V6)、第二上拉电阻(R9)、第二充放电电阻(RlO)、第四充放电电容(C4)和第二 LM555芯片；其中，第四三极管(V6)的基极与立柱下限位触发单元(16)的输出端相连，第四三极管(V6) 的集电极极接地；第二上拉电阻(R9)的一端与立柱下限位触发单元(16)的输出端相连，另一端接高电平；第二充放电电阻(RlO)的一端接高电平，另一端分别与第四三极管(V6)的发射极、第四充放电电容(C4)的一端、第二 LM555芯片的第6管脚、第7管脚相连；第四充放电电容(C4)的另一端接地；第二 LM555芯片的第1管脚接地，第2管脚与立柱下限位触发单元(16)的输出端相连，第4管脚和第8管脚接高电平，第3管脚与第二一 MOS管(V4) 的门极相连。
11.一种X光机，其特征在于，包括如权利要求1至10中任一项所述的X光机的立柱升降控制电路。
专利摘要本实用新型公开了一种X光机的立柱升降控制电路及X光机。控制电路包括向上运动触发单元、向下运动触发单元、立柱上限位触发单元和立柱下限位触发单元，上限位硬件断开控制单元和/或下限位硬件断开控制单元。上限位硬件断开控制单元的一端与立柱上限位触发单元的输出端相连，另一端与向上运动触发单元的输出端相连，在所述立柱上限位触发单元被触发时，所述上限位硬件断开控制单元在预定时间内使所述向上运动触发单元失能；下限位硬件断开控制单元的一端与立柱下限位触发单元的输出端相连，另一端与向下运动触发单元的输出端相连，在所述立柱下限位触发单元被触发时，所述下限位硬件断开控制单元在预定时间内使所述向下运动触发单元失能。
文档编号G05D3/00GK201939359SQ201120011089
公开日2011年8月24日 申请日期2011年1月14日 优先权日2011年1月14日
发明者郭灿 申请人:上海西门子医疗器械有限公司