专利名称：一种非带隙电压基准源的制作方法
技术领域：
本实用新型属于电子技术领域，特别涉及一种电压基准源(Voltage Reference) 的设计。
背景技术：
电压基准源广泛应用于振荡器、锁相环(PLL，Phase-Locked Loop)和数据转换器等各种模拟和数模混合集成电路中，其基准电压的温度系数(TC，Temperature Coefficient)和电源抑制比(PSRR, Power Supply Rejection Ratio)很大程度上决定了系统性能的优劣。基于Vbe和热电压Vt如附图1所示，由于误差放大器的钳位作用，使得Vx与Vy两
点的电压基本相等，即Vx = Vy = Vbe2，同时，两边电路中的电流也相等，则有
V -V V XnN T-T - BE2 BEl - T1X-1Y- ----~-~
JiT由于G=—，则电流为正比于绝对温度(PTAT，Proporational To Absolute
q
Temperature)电流，此电流经过电流镜的镜像以后，便成为整个芯片的偏置电流。根据电流的表达式，可以得出带隙电压的表达式为:VbG =IrR2=J^VrInN + Vbe2
ο由于Vt为正温度系数，同时Vbe2为负温度系数，合理的调节系数的大小，便
可以在一定温度下实现基准随温度的变化为零，从而为整个芯片提供了一个随温度变化很小的基准参考电压。然而由于Vbe的非线性，只进行一阶补偿，基准电压的温度系数较大，为了获得更好的温度特性，需对Vbe进行高阶补偿，但这会使基准源的电路更复杂，功耗更大。此外，为了使带隙基准与标准CMOS工艺兼容，从而选择衬底PNP来产生VT，其中，NMOS管的阈值电压为Vtn，PM0S管的阈值电压为Vtp。如果选择工作在亚阈区的MOS管得到Vt，虽然能够实现低功耗，但MOS管的亚阈区特性受工艺偏差影响较大。在文献“Ka Nang Leung, Philio K. Τ. Mok A CMOS Voltage Reference Based on WeightedAVcs for CMOS Low-Dropout Linear Regulators. . IEEE J Solid-State Circuits, 2003, 38 (1) : 146-150” 也提出了基于AVes的电压基准，但温度系数较大。同时还有人提出了基于阈值电压的基准电压，但电路结构复杂，工作电压高，功耗大，并且输出电压为2. 67V，不便于低压系统应用。
实用新型内容本实用新型的目的是为了解决现有的基准电压源存在的问题，提出了一种非带隙电压基准源。本实用新型的技术方案是一种非带隙电压基准源，包括第一启动电路、第二启动电路、Vtn提取电路、Vtp提取电路和电流模基准电路，其中，所述的第一启动电路用于使 Vtp提取电路正常工作，所述的第二启动电路用于使Vtn提取电路正常工作，所述Vtn提取电路用于提取正比于Vtn的电流，所述Vtp提取电路用于提取正比于Vtp的电流，所述电流模基准电路用于镜像正比于Vtn和Vtp的电流，产生基准电压。所述的Vtn提取电路包括第一 PMOS管、第二 PMOS管、第三PMOS管、第四PMOS管、 第一 NMOS管、第二 NMOS管、第三NMOS管和第二电阻；其中，第一 PMOS管与第三PMOS管的栅极相连，源极接电源电压，第一 PMOS管的漏极与第二 PMOS管的源极相连，第三PMOS管的漏极与第四PMOS管的源极相连，第二、第四PMOS管的栅极相连，并且第二、第四PMOS管的栅极与漏极相连；第二 PMOS管的漏极与第一 NMOS管的漏极相连，第四PMOS管的源极与第三NMOS管的漏极相连，第一 NMOS管的源极与第二 NMOS管的漏极相连，第一 NMOS管与第二 MOS管的栅极相连，第三NMOS管的源极与第二电阻相连，第二电阻的另一端和第二 NMOS管的源极接地，并且第一、第二 NMOS管的栅极与漏及连接，第三NMOS管的源极为输出端。所述的Vtp提取电路包括第五PMOS管、第六PMOS管、第七PMOS管、第四NMOS管、 第五NMOS管、第六NMOS管、第七NMOS管和第一电阻；其中，第五PMOS管的源极和第一电阻的一端接电源电压，第五PMOS管的漏极与第七PMOS管的源极相连，第六PMOS管的源极与第一电阻的另一端相连，第六PMOS管的漏极与第四NMOS管的漏极相连，第六PMOS管的栅极与第七PMOS管的栅极相连，第七PMOS管的漏极与第六NMOS管的漏极相连，并且第五、第七PMOS管的栅极与漏极相连；第四NMOS管的源极与第五NMOS管的漏极相连，第六NMOS管的源极与第七NMOS管的漏极相连，第四、第五的栅极相连，第五NMOS管与第七NMOS管的源极接地，二者的栅极相连，同时第四NMOS管与第五NMOS管的栅极与漏极相连。本实用新型的有益效果本实用新型提出的非带隙电压基准源，采用Vtn提取电路和Vtp提取电路分别提取正比于Vtn的电流和正比于Vtp的电流，通过两股电流在电流模基准电路上进行线性叠加，实现了 Vtn和Vtp的相互补偿，进而产生零温度系数的基准电压。本实用新型利用PMOS和NMOS阈值电压的线性化，得到零温度系数的电压基准，使得电压基准源克服了传统基准源中Vbe非线性温度的影响。
线图。
线图
图1为传统的带隙基准电压基准源原理图。 图2本实用新型的电压基准源的结构框图。 图3为本实用新型的电压基准源的电路原理图。 图4为本实用新型的电压基准源的阈值电压的提取电路。 图5为本实用新型的电压基准源的等效示意图。
图6为本实用新型实施例的电压基准源的Vx的温度特性和dVx/dT的温度特性曲
图7为本实用新型实施例的电压基准源的Vx的温度特性和dVx/dT的温度特性曲
图8为本实用新型实施例的电压基准源的电源抑制比示意图。 图9为本实用新型实施例的电压基准源的温度特性曲线图。
具体实施方式
以下结合附图和具体实施例对本实用新型作进一步阐述。本实用新型所设计的非带隙电压基准源结构框图如图2所示，包括第一启动电路 101、第二启动电路102、Vtn提取电路103、Vtp提取电路104和电流模基准电路105，其中， 所述的第一启动电路101用于使Vtp提取电路104正常工作，所述的第二启动电路102用于使Vtn提取电路103正常工作，所述Vtn提取电路103用于提取正比于Vtn的电流，所述 Vtp提取电路104用于提取正比于Vtp的电流，所述电流模基准电路105用于镜像正比于 Vtn和Vtp的电流，产生基准电压。启动电路只在电路上电时发挥作用，当电路启动完成以后，启动模块停止工作，避免了启动电路对后面电路的影响。启动电路使得Vtp和Vtn提取电路正常工作，提取正比于Vtn和Vtp的电流。电流模基准电路主要是镜像正比于Vth的电流，通过两股电流在电阻上的线性叠加，实现Vtn和Vtp的补偿，产生基准电压。如图3所示，第一启动电路101和第二启动电路102分别由五个晶体管构成。启动电路结构简单有效。第一启动电路101的四个晶体管MS1、MS2、MS3和MS4为反相器接法，四个管子的栅极连接在一起，并且栅极连接Vtp提取电路104的C点，以及电流模基准电路的MP9管，MSl和MS2漏极连接，并与MS5的栅极相连，MS5的漏极与Vtp提取电路104 的D点相连。第二启动电路102的四个晶体管MS6、MS7、MS8和MS9为反相器接法，四个晶体管的栅极连接在一起，并且栅极连接Vtn提取电路103的B点，以及电流模基准电路105 的MN8管，MS8和MS9漏极连接，并与MSlO的栅极相连，MSlO的漏极与Vtn提取电路的A点相连。第一启动电路101的N管MS2、MS3、MS4和第二启动电路102的P管MS6、MS7、MS8 采用三个管子串联，是为了增加L(即MOS管的栅长)，合理设置反相器的翻转点，使得基准电路正常工作时，反相器的导通电流小，有助于降低功耗。电流模基准电路105由两个P管MP8、MP9，两个N管MN8、MN9以及一个电阻R3组成，其中MP8、MP9和MN8、MN9组成CASEC0DE结构，分别镜像与Vtp和Vtn正比的电流，叠加在R3上产生基准电压。整体电路中的电阻Rl、R2和R3采用相同的高阻值电阻，可以消除电阻温度特性对基准电压的影响，此外，高阻值电阻可以节省芯片面积，降低芯片成本。如图4所示，Vtn提取电路103包括第一 PMOS管MPl、第二 PMOS管MP2、第三PMOS 管MP3、第四PMOS管MP4、第一 NMOS管MN1、第二 NMOS管MN2、第三NMOS管MN3和第二电阻 R2。其中，第一 PMOS管MPl与第三PMOS管MP3的栅极相连，源极接电源电压VDD，第一 PMOS 管MPl的漏极与第二 PMOS管MP2的源极相连，第三PMOS管MP3的漏极与第四PMOS管MP4 的源极相连，第二、第四PMOS管的栅极相连，并且第二、第四PMOS管的栅极与漏极相连；第二 PMOS管MP2的漏极与第一匪OS管丽1的漏极相连，第四PMOS管MP4的源极与第三匪OS 管MN3的漏极相连，第一 NMOS管丽1的源极与第二 NMOS管丽2的漏极相连，第一 NMOS管丽1与第二 MOS管丽2的栅极相连，第三NMOS管丽3的源极与第二电阻相连，第二电阻R2 的另一端和第二 NMOS管MN2的源极接地，并且第一、第二 NMOS管的栅极与漏及连接，第三 NMOS管的源极为输出端。通过自偏置结构的电路产生与电源电压无关的电流，MP1、MP2和MP3、MP4组成 CASC0DE结构，使得电流镜像更精确，有助于提高电源抑制比PSRR。其中MP3和MP4的宽长比相等，MPl和MP2的宽长比相等，并且MP3和MP4的宽长比是MPl和MP2的4倍，从而使得流过丽1、丽2和丽3的电流为Idsi = Ids2 = 1/41^。此外，为了兼容数字CMOS工艺，丽1 和丽3的衬底都接地。为了减小衬偏效应的影响，把丽1、丽2和丽3的宽长比都设置为其它NMOS管宽长比的4倍。增大宽长比，可以减小丽2的Ves，此夕卜，Idsi = Ids2 = 1/4IDS3，在宽长比相同的情况下，可以近一步缩小丽2的Ves和Vx的差距，使得丽1与丽3的源端电压更加近似相等，从而减小衬偏效应的影响。如图4所示，Vtp提取电路104包括第五PMOS管MP5、第六PMOS管MP6、第七PMOS 管MP7、第四NMOS管MN4、第五匪OS管MN5、第六匪OS管MN6、第七匪OS管MN7和第一电阻R1。其中，第五PMOS管MP5的源极和第一电阻Rl的一端接电源电压VDD，第五PMOS管 MP5的漏极与第七PMOS管的源极相连，第六PMOS管MP6的源极与第一电阻Rl的另一端相连，第六PMOS管MP6的漏极与第四NMOS管MN4的漏极相连，第六PMOS管MP6的栅极与第七PMOS管MP7的栅极相连，第七PMOS管MP7的漏极与第六NMOS管MN6的漏极相连，并且第五、第七PMOS管MP7的栅极与漏极相连；第四NMOS管MN4的源极与第五NMOS管丽5的漏极相连，第六NMOS管MN6的源极与第七NMOS管丽7的漏极相连，第四、第五的栅极相连， 第五NMOS管丽5与第七NMOS管丽7的源极接地，二者的栅极相连，同时第四NMOS管MN4 与第五NMOS管丽5的栅极与漏极相连。本实用新型非带隙电压基准源采用两种相似的电路结构提取正比于Vtn的电流和正比于Vtp的电流，通过两股电流在公共电阻上的线性叠加，实现Vtn和Vtp的相互补偿。电路结构简单，工作电压低，功耗小，并且输出电压仅为597. 3mV，便于低压系统应用。MOS管阈值电压的表达式为Vt =φ^+2φ -^ + γ(J2 + Vsb -公式⑴
AT7 「 ( E、I _~
_ 其中，, =風J，(是费米势力，
Φ 是费米能级，Qss是栅氧化层电荷，Cra是单位面积的栅氧化层电容，q是电子电荷量，ε 是介电常数，Na是掺杂浓度，Eg是禁带宽度，Nc是导带有效状态密度，Nv是价带有效状态密度，k代表玻尔兹曼常数，T是绝对温度。 假设Φω3、Qss和Cra与温度无关，对阈值电压求温度T的导数有
_ Hkt脅对费米能级求温度T的倒数有
d0f krf 五)Λ「( E、丨,-“I = ^-涂公式⑶整理得
d0f E Sf [。。40] Ι 公式⑷把公式(4)代入公式⑵有柴=公式⑶
dT Λ2(1 及 ^f+VSB) ^f+Vsb dT[0043]假设Vsb =0，则
权利要求1.一种非带隙电压基准源，其特征在于，包括第一启动电路、第二启动电路、Vtn提取电路、Vtp提取电路和电流模基准电路，其中，所述的第一启动电路用于使Vtp提取电路正常工作，所述的第二启动电路用于使Vtn提取电路正常工作，所述Vtn提取电路用于提取正比于Vtn的电流，所述Vtp提取电路用于提取正比于Vtp的电流，所述电流模基准电路用于镜像正比于Vtn和Vtp的电流，产生基准电压。
2.根据权利要求1所述的非带隙电压基准源，其特征在于，所述的Vtn提取电路包括第一 PMOS管、第二 PMOS管、第三PMOS管、第四PMOS管、第一匪OS管、第二匪OS管、第三匪OS 管和第二电阻；其中，第一 PMOS管与第三PMOS管的栅极相连，源极接电源电压，第一 PMOS 管的漏极与第二 PMOS管的源极相连，第三PMOS管的漏极与第四PMOS管的源极相连，第二、 第四PMOS管的栅极相连，并且第二、第四PMOS管的栅极与漏极相连；第二 PMOS管的漏极与第一 NMOS管的漏极相连，第四PMOS管的源极与第三NMOS管的漏极相连，第一 NMOS管的源极与第二 NMOS管的漏极相连，第一 NMOS管与第二 MOS管的栅极相连，第三NMOS管的源极与第二电阻相连，第二电阻的另一端和第二 NMOS管的源极接地，并且第一、第二 NMOS管的栅极与漏及连接，第三NMOS管的源极为输出端。
3.根据权利要求1所述的非带隙电压基准源，其特征在于，所述的Vtp提取电路包括第五PMOS管、第六PMOS管、第七PMOS管、第四匪OS管、第五匪OS管、第六匪OS管、第七 NMOS管和第一电阻；其中，第五PMOS管的源极和第一电阻的一端接电源电压，第五PMOS管的漏极与第七PMOS管的源极相连，第六PMOS管的源极与第一电阻的另一端相连，第六PMOS 管的漏极与第四NMOS管的漏极相连，第六PMOS管的栅极与第七PMOS管的栅极相连，第七 PMOS管的漏极与第六NMOS管的漏极相连，并且第五、第七PMOS管的栅极与漏极相连；第四 NMOS管的源极与第五NMOS管的漏极相连，第六NMOS管的源极与第七NMOS管的漏极相连， 第四、第五的栅极相连，第五NMOS管与第七NMOS管的源极接地，二者的栅极相连，同时第四 NMOS管与第五NMOS管的栅极与漏极相连。
4.根据权利要求1-3所述的任一非带隙电压基准源，其特征在于，所述的电流模基准电路由PMOS管MP8、MP9，NM0S管MN8、MN9以及电阻R3组成，其中PMOS管MP8、MP9和匪OS 管MN8、MN9组成CASEC0DE结构，分别镜像与Vtp和Vtn正比的电流，叠加在电阻R3上产生基准电压。
5.根据权利要求2所述的非带隙电压基准源，其特征在于，所述的第三PMOS管和第四 PMOS管的宽长比相等，第一 PMOS管和第二 PMOS管的宽长比相等，并且第三PMOS管和第四 PMOS管的宽长比是第一 PMOS管和第二 PMOS管的4倍。
专利摘要本实用新型公开了一种非带隙电压基准源。本实用新型的基准电压源，采用Vtn提取电路和Vtp提取电路分别提取正比于Vtn的电流和正比于Vtp的电流，通过两股电流在电流模基准电路上进行线性叠加，实现了Vtn和Vtp的相互补偿，进而产生零温度系数的基准电压。本实用新型利用PMOS和NMOS阈值电压的线性化，得到零温度系数的电压基准，使得基准电压源克服了传统基准源中VBE非线性温度的影响。
文档编号G05F1/56GK202041869SQ20112014754
公开日2011年11月16日 申请日期2011年5月11日 优先权日2011年5月11日
发明者周泽坤, 张波, 明鑫, 朱培生, 王会影, 石跃 申请人:电子科技大学