专利名称：一种快连锁控制器的制作方法
技术领域：
本实用新型涉及一种适用于大型控制系统中对连锁保护时间有苛刻要求以及灵活配置要求的快连锁控制器。
背景技术：
连锁保护系统是现代大型分布式控制系统中重要的组成部分之一，目前国内外比较流行的方式是采用PLC来实现控制流程和部件间的安全连锁逻辑，从而达到保护关键设备的目的。但是传统PLC —般响应时间在几十ms级别甚至更长，无法满足那些对时间有苛刻要求的快连锁保护系统需要。以国家大科学装置上海光源的EPICS控制系统为例，由于光束线站的真空快泄露 连锁保护系统要求响应时间在苛刻的Ims量级，一般的PLC无法满足需要。因此，类似的国内外装置中，都采用定制的硬件电路来实现固定的连锁逻辑。然而，一旦连锁逻辑发生改变，此类硬件线路需要开发人员重新设计，因此存在价格昂贵，制造周期长等缺陷。随着现代电子技术，特别是嵌入式软硬件模块化、标准化以及FPGA(现场可编程门阵列)的发展，为人们提供了一种设计可重构快连锁控制器的可能。
实用新型内容为了解决上述现有技术存在的问题，本实用新型旨在提供一种基于CPCI (紧凑型PCI)总线的多路I/O可动态重构的快连锁控制器，以实现快速连锁功能，并有效降低制造成本，缩短制造周期。本实用新型所述的一种快连锁控制器，它包括多路I/O端口，其通过一通道连接器接收外围输入的连锁信号；用于存储连锁逻辑配置文件的EEPROM(Electrically Erasable ProgrammableRead-Only Memory,电可擦可编程只读存储器)；分别与所述多路I/O端口以及EEPROM连接的FPGA芯片，其读取所述连锁逻辑配置文件，并根据所述连锁信号，控制所述多路I/o端口的输出状态；以及与所述FPGA芯片连接的CPCI接口芯片，其依次通过一 CPCI连接器以及外围嵌入式工业单板机与外围上位机连接。在上述的快连锁控制器中，所述控制器还包括与所述FPGA芯片连接的电源模块。在上述的快连锁控制器中，所述控制器还包括与所述FPGA芯片连接的复位芯片。在上述的快连锁控制器中，所述控制器还包括与所述FPGA芯片连接的配置芯片。在上述的快连锁控制器中，所述控制器还包括与所述CPCI接口芯片连接的配置PIiOM0在上述的快连锁控制器中，所述控制器还包括与所述CPCI接口芯片以及FPGA芯片连接的时钟模块。由于采用了上述的技术解决方案，本实用新型通过采用FPGA芯片，在多路I/O端口接收到连锁信号后，根据预先设定的连锁逻辑配置文件快速对多路I/O端口的输出状态进行相应改变，从而实现了快速连锁功能；同时，通过CPCI接口芯片，即采用标准的CPCI总线，还可以将多路I/O端口的输入输出信号更新后的状态通过中断方式回馈到与CPCI连接器相连接的外围嵌入式工业单板机，进而可以反馈到更上层上位机的人机界面；同理，用户也可以自行通过上位机对FPGA芯片内部的逻辑，包括多路I/O端口的多个输入输出通道之间的逻辑关系，进行动态重构定义，从而避免了通常繁琐的FPGA硬件编程，适用于各种需要修改连锁逻辑的控制系统。另外，由于整个控制器对于外部信号的响应时间完全由硬件电路实现，因此可达到几十us量级，适合各种对连锁时间要求有着严格限制的高端连锁控制系统。
图I是本实用新型一种快连锁控制器的结构示意图。
具体实施方式
以下结合附图，给出本实用新型的较佳实施例，并予以详细描述。如图I所示，本实用新型，即一种快连锁控制器，它包括多路I/O端口 1，其通过一通道连接器2接收外围输入的连锁信号；用于存储连锁逻辑配置文件的EEPROM 3 ；分别与多路I/O端口 I以及EEPROM 3连接的FPGA芯片4，其读取连锁逻辑配置文件，并根据连锁信号，控制多路I/O端口 I的输出状态；以及与FPGA芯片4连接的CPCI接口芯片5，其依次通过一 CPCI连接器6以及外围嵌入式工业单板机7与外围上位机(图中未示)连接。本实用新型的快连锁控制器还包括分别与FPGA芯片4连接的电源模块8、复位芯片9和配置芯片10 ;与CPCI接口芯片5连接的配置PROM 11 ;以及与CPCI接口芯片5和FPGA芯片4连接的时钟模块12。本实用新型的工作原理如下本控制器上电后，FPGA芯片4从EEPROM 3中读出连锁逻辑配置文件，根据该配置文件，设定多路I/o端口 I的输入输出状态以及相应逻辑关系。当多路I/O端口 I的输入端口代表的外界信号，即连锁信号电平发生变化时，FPGA芯片4根据内置的逻辑关系，在几十us量级的响应时间内，改变多路I/O端口 I的输出端口电平，从而实现快速连锁功能。同时，FPGA芯片4通过特定的引脚将中断信号通过CPCI接口芯片5和CPCI连接器6，即通过CPCI总线发送给与之相连的嵌入式工业单板机7，通过嵌入式工业单板机7上的LINUX驱动程序，经由TCP/IP协议，传输回上位机，更新连锁状态显示。当用户需要更改连锁逻辑时，不再需要重新设计电路或者现场通过JTAG下载程序到FPGA中，只需要在上位机将逻辑表通过嵌入式工业单板机7传输给FPGA芯片4，FPGA芯片4将自动完成新的逻辑程序的更新。本实施例中，嵌入式工业单板机7具备CPCI接口，S卩，可通过标准CPCI总线与控制器连接，从而提高了本控制器的稳定性和延展性；另外，嵌入式工业单板机7的驱动程序开发采用符合LINUX 2. 6版本内核标准的DRIVER，并以模块形式加载到嵌入式工业单板机7上运行的系统内核中；多路I/O端口 I包括128个独立的I/O通道，用户可以通过嵌入式工业单板机7将这些通道设置成输入和输出两种状态，同时可以修改输入通道和输出通道的关联，从而克服了一般硬件线路固定输入输出的缺点，具备更多的灵活性。本实施例中，FPGA芯片4采用ALTERA公司的EP2C35型芯片，实现了多路I/O端口I中每个通道的输入输出状态可以由用户设定而不受硬件限制；具体方法如下采用FPGA的两个管脚(一个作为输入，一个作为输出)对应一路通道；以当前通道设置为输出为例，用户只需使能两路管脚中的输出管脚，屏蔽另外一路输入管脚即可实现，还可以通过特别增加的二极管电路有效防止电流的倒灌，避免损害硬件的情况发生；每个输出通道最高可对应127个输入通道，考虑到连锁安全要求，所有输入通道都是以高电平为有效的，设输出通道X对应的有效输入通道为NX，NX为8*16bit数，有效的输入通道位为1，其余为0;ΝΧ可以存储到EEPROM 3中。本实施例中，通道连接器2可采用SCSI68芯插座，EEPROM 3可选用93LC86B型芯片，CPCI接口芯片5可采用PCI9056型芯片，CPCI连接器6可采用PC104+型接头插座，配置芯片10可选用EPCS16型芯片，配置PROMll可选用93LC56B型芯片。 综上所述，本实用新型阐述的快连锁保护器安装在光源快连锁保护系统中，可满足快连锁系统对于us级响应时间的需求，同时可快速方便更改连锁逻辑，避免了需要重新设计电路周期长，设计复杂等缺点，从而为进一步提高快连锁保护系统性能，指明了方向。以上所述的，仅为本实用新型的较佳实施例，并非用以限定本实用新型的范围，本实用新型的上述实施例还可以做出各种变化。即凡是依据本实用新型申请的权利要求书及说明书内容所作的简单、等效变化与修饰，皆落入本实用新型专利的权利要求保护范围。本实用新型未详尽描述的均为常规技术内容。
权利要求1.一种快连锁控制器，其特征在于，所述控制器包括 多路I/o端口，其通过一通道连接器接收外围输入的连锁信号； 用于存储连锁逻辑配置文件的EEPROM ； 分别与所述多路I/O端口以及EEPROM连接的FPGA芯片，其读取所述连锁逻辑配置文件，并根据所述连锁信号，控制所述多路I/O端口的输出状态；以及 与所述FPGA芯片连接的CPCI接口芯片，其依次通过一 CPCI连接器以及外围嵌入式工业单板机与外围上位机连接。
2.根据权利要求I所述的快连锁控制器，其特征在于，所述控制器还包括与所述FPGA芯片连接的电源模块。
3.根据权利要求I或2所述的快连锁控制器，其特征在于，所述控制器还包括与所述FPGA芯片连接的复位芯片。
4.根据权利要求3所述的快连锁控制器，其特征在于，所述控制器还包括与所述FPGA芯片连接的配置芯片。
5.根据权利要求I所述的快连锁控制器，其特征在于，所述控制器还包括与所述CPCI接口芯片连接的配置PR0M。
6.根据权利要求4或5所述的快连锁控制器，其特征在于，所述控制器还包括与所述CPCI接口芯片以及FPGA芯片连接的时钟模块。
专利摘要本实用新型涉及一种快连锁控制器，它包括多路I/O端口，其通过一通道连接器接收外围输入的连锁信号；用于存储连锁逻辑配置文件的EEPROM；分别与所述多路I/O端口以及EEPROM连接的FPGA芯片，其读取所述连锁逻辑配置文件，并根据所述连锁信号，控制所述多路I/O端口的输出状态；以及与所述FPGA芯片连接的CPCI接口芯片，其依次通过一CPCI连接器以及外围嵌入式工业单板机与外围上位机连接。本实用新型通过采用FPGA芯片，在多路I/O端口接收到连锁信号后，根据预先设定的连锁逻辑配置文件快速对多路I/O端口的输出状态进行相应改变，从而实现了快速连锁功能。
文档编号G05B19/05GK202563308SQ201220146348
公开日2012年11月28日 申请日期2012年3月31日 优先权日2012年3月31日
发明者蒋舸扬, 陈建锋, 刘亚娟, 沈立人, 方文定 申请人:中国科学院上海应用物理研究所