半导体集成电路、电流控制方法、ad转换器及电子系统的制作方法
【专利摘要】本发明涉及半导体集成电路、电流控制方法、AD转换器及电子系统。一种半导体集成电路包括：多个电流源，包括分别连接至电源线和偏置线的第一晶体管；以及多个偏置块，包括被配置为与第一晶体管一起构成电流镜像电路，并被配置为划分作为电流源的参考的参考电流，从而使得参考电流流过偏置线的第二晶体管。
【专利说明】半导体集成电路、电流控制方法、AD转换器及电子系统
[0001]相关申请的交叉引用
[0002]本申请要求2012年11月12日提交的日本在先专利申请JP2012-248392的优先权，其全部内容结合于此作为参考。
【技术领域】
[0003]本发明涉及半导体集成电路、电流控制方法、AD转换器、固态成像装置以及电子系统。具体地，本发明涉及能够可靠地降低IR降的影响而在不增加电路尺寸的半导体集成电路、电流控制方法、AD转换器、固态成像装置以及电子系统。
【背景技术】
[0004]电流镜像电路使得能够容易地复制输出电流，并因此在需要大量电流源时被广泛应用。对于包括电流镜像电路的半导体集成电路而言，例如设置利用电流源的DA转换电路(DAC:数模转换器)，如图1所示。
[0005]在图1中的DA转换电路中，电流镜像电路由包括分别连接至电源线11和偏置线12的PMOS晶体管的第一电流源至第六电流源，以及包括参考电流Iref流过其中的PMOS晶体管的偏置块构成。在图1中的DA转换电路中，流过每个电流源的电流Il至16的每一个的电流值由电源电压与偏置电压之间的差确定。也就是说，电流值由PMOS晶体管的每一个的栅源电压Vgs确定。
[0006]在这种DA转换电路中，IR降可以发生在电源线11上。这里，IR降是当电流急剧增加时，发生在电源线上的IR产品的电压降。当发生IR降时，每个电流源的电压Vgs改变，并因此要求降低IR降的影响。
[0007]为了降低此IR降的影响，人们认为要加强电源线11。然而，为了加强电源线11，需要加粗电源线11,并且因此电路尺寸由此增加。
[0008]同样，日本未经审查的专利申请公开N0.7-240690已经被公开为降低IR降的影响而不增加电路尺寸的技术。在日本未经审查的专利申请公开案7-240690中，靠近DA转换电路中包括的每个电流源的PMOS晶体管，PMOS晶体管被设置以便在其栅极与源极之间产生一定的偏压，使得来自每个电流源的PMOS晶体管的输出电流保持恒定，而不受与电压变化的影响。
【发明内容】
[0009]然而，在日本未经审查的专利申请公开N0.7-240690中公开的配置中，IR降不可能发生在相邻设置的PMOS晶体管的一侧。然而，没有考虑发生在沿预定的正向给出栅极偏置的NMOS晶体管的一侧的IR降。结果，难以完全消除IR降的影响。
[0010]以这种方式，利用在日本未经审查的专利申请公开N0.7-240690中公开的技术，很难讲已经对IR降采取了充分的对策。
[0011]鉴于这些情况提出了本技术，并且希望可靠地降低IR降的影响而不增加电路尺寸。
[0012]根据本发明的一个实施方式，提供了一种半导体集成电路，包括:多个电流源，包括分别连接至电源线和偏置线的第一晶体管；以及多个偏置块，包括被配置为与第一晶体管一起构成电流镜像电路，并划分成为电流源的参考的参考电流从而使得参考电流流过偏置线的第二晶体管。
[0013]在上述实施方式中，偏置块的数量可以被设置为两个。
[0014]在上述实施方式中，被偏置块的一个配置流过偏置线的参考电流与被偏置块的另一个配置的不流过偏置线的参考电流之比可以为1:3。
[0015]在上述实施方式中，第一晶体管可以包括PMOS晶体管，并且PMOS晶体管的栅极可以与偏置线连接，其源极可以与电源线连接，其漏极可以与输出端连接。
[0016]在上述实施方式中，第一晶体管可以包括NMOS晶体管，并且NMOS晶体管的栅极可以与偏置线连接，其源极可以与电源线连接，其漏极可以与输出端连接。
[0017]在上述实施方式中，半导体集成电路可以是被配置为将数字信号转换为模拟信号的DA (数模)转换电路，并且电流源可以进一步包括与第一晶体管串联连接，并被配置为根据数字控制信号执行切换操作从而使得来自第一晶体管的电流流至输出端的切换元件。
[0018]根据本发明的另一个实施方式，提供了一种控制上述半导体集成电路的电流的方法。
[0019]根据本发明的另一个实施方式，提供了一种AD转换器，包括:DA转换部，包括:多个电流源，包括分别连接至电源线和偏置线的第一晶体管；以及与第一晶体管串联连接，并被配置为根据数字控制信号执行切换操作从而使得来自第一晶体管的电流流至输出端的切换元件，以及多个偏置块，包括被配置为与第一晶体管一起构成电流镜像电路，并将成为电流源的参考的参考电流划分成多个电流从而使得参考电流流过偏置线的第二晶体管；以及AD (模数)转换部，被配置为基于由DA转换部生成的参考信号来将模拟信号转换为数字信号。
[0020]根据本发明的另一个实施方式，提供了一种固态成像装置，包括:像素阵列部，包括以二维状态设置的多个单位像素；以及AD转换部，被配置为将从多个单位像素读取的模拟像素信号转换为数字信号，其中AD转换部包括DA转换部，所述DA转换部包括:多个电流源，包括分别连接至电源线和偏置线的第一晶体管，以及与第一晶体管串联连接并被配置为根据数字控制信号执行切换操作从而使得来自第一晶体管的电流流至输出端的切换元件，以及多个偏置块，包括被配置为与第一晶体管一起构成电流镜像电路，并将成为电流源的参考的参考电流划分成多个电流从而使得参考电流流过偏置线的第二晶体管，并且AD转换部被配置为基于由DA转换部生成的参考信号来将模拟像素信号转换为数字信号。
[0021]根据本发明的另一个实施方式，提供了一种包括固态成像装置的电子系统，包括:固态成像装置，包括:像素阵列部，包括以二维状态设置的多个单位像素；以及AD转换部，被配置为转换从多个单位像素读取的模拟像素信号，其中，AD转换部包括DA转换部，所述DA转换部包括:多个电流源，包括分别连接至电源线和偏置线的第一晶体管，以及与第一晶体管串联连接并配置为根据数字控制信号执行切换操作从而使得来自第一晶体管的电流流至输出端的切换元件，以及多个偏置块，包括被配置为与第一晶体管一起构成电流镜像电路，并将成为电流源的参考的参考电流划分成多个电流从而使得参考电流流过偏置线的第二晶体管，并且AD转换部被配置为基于由DA转换部生成的参考信号来将模拟像素信号转换为数字信号。
[0022]在本技术的上述实施方式中，将成为分别连接至电源线和偏置线的多个电流源的参考的参考电流划分成多个电流，并且电流流过偏置线。
[0023]通过本技术的上述实施方式，可以可靠地降低IR降的影响二不增加电路尺寸。
【专利附图】
【附图说明】
[0024]图1是示出了相关技术的DA转换电路的配置的电路图；
[0025]图2是示出了 CMOS图像传感器的配置的实例的框图；
[0026]图3是示出了参考信号生成部的具体配置(第一配置)的电路图；
[0027]图4是用于阐述模拟的条件的示意图；
[0028]图5是示出了模拟结果(IrefA=L 5mA,以及IrefB=4.5mA)的示意图；
[0029]图6是示出了模拟结果(IrefA=OmA,以及IrefB=6mA)的示意图；
[0030]图7是示出了模拟结果(IrefA=3mA,以及IrefB=3mA)的示意图；
[0031]图8是示出了模拟结果(IrefA=6mA,以及IrefB=OmA)的示意图；
[0032]图9是示出了参考信号生成部的具体配置(第二配置)的电路图；
[0033]图10是示出了参考信号生成部的具体配置(第三配置)的电路图；
[0034]图11是示出了参考信号生成部的具体配置(第四配置)的电路图；
[0035]图12是示出了成像装置的配置的实例的框图。
【具体实施方式】
[0036]在下文中，将参照附图对本技术的实施方式给出描述。
[0037]CMOS图像传感器的配置的实例
[0038]图2是示出了本技术所应用的作为固态成像装置的CMOS图像传感配置实例的示意图。
[0039]如图2所示，CMOS图像传感器100具有一种配置，该配置包括形成在半导体衬底(芯片)上的像素阵列部111，以及集成在与像素阵列部111的半导体衬底相同的半导体衬底上的外围电路部。外围电路部包括垂直驱动部112、列处理部113、水平驱动部114以及系统控制部115。
[0040]像素阵列部111包括以二维矩阵形式设置的多个单位像素130。单位像素130的每一个包括根据入射光的量生成一定数量的光电荷，并将光电荷累积在内的光电转换兀件。
[0041]要注意的是，在图2中，为了简化描述而省略一部分行和列。实际上，在每一行和每一列中设置有大量单位像素130。单位像素130的每一个通常包括作为光接收元件的光电二极管，以及像素中的包括用于放大的半导体装置(比如晶体管)的放大器，等等。对于像素中的放大器来说，例如，使用浮置扩散放大配置。
[0042]在像素阵列部111中，进一步地，像素驱动线116对于每一像素行相对于矩阵状态像素阵列沿图2中的水平方向(像素行的像素排列方向)形成，垂直信号线117对于每一列沿图2中的垂直方向(像素列的像素排列方向)形成。要注意的是，在图2中，一根像素驱动线116被不为一根配线,但不限于一根线。同样,像素驱动线116的一端与对应于行扫描部112的每行的末端连接。
[0043]垂直驱动部112包括移位寄存器和地址解码器等，并根据来自系统控制部115的控制信号同时对所有像素，或对每行等驱动像素阵列部111的每个像素。垂直驱动部112的具体配置在示图中省略。一般来说，垂直驱动部112具有包括两个扫描系统，即，读取扫描系统和清除扫描系统的配置。
[0044]读取扫描系统对每行的像素阵列部111的单位像素130顺序执行选择性扫描以便从单位像素130读取信号。清除扫描系统在读取扫描之前对由读取扫描系统执行的读取扫描的行执行与快门速度相匹配的时间量的清除扫描。
[0045]从已经受到由垂直驱动部112执行的选择扫描的像素行中的每个单位像素130输出的信号通过对应的垂直信号线117被提供给列处理部113。
[0046]列处理部113对通过垂直信号线117从每个像素列的像素阵列部111的选择行中的单位像素130的每一个输出的信号执行预定信号处理。同样，列处理部113具有用作AD转换电路(模数转换器)的AD转换功能，且能够输出作为数字信号的信号电平。
[0047]具体地，通过垂直信号线117将从单位像素130的每一个输出的像素信号输入列处理部113的列AD转换部141。同样，参考信号生成部(DAC:数模转换器)140响应于来自系统控制部115的控制信号生成具有斜坡状态电压的参考信号RAMP，并将参考信号RAMP提供给列AD转换部141的每一个。
[0048]在列AD转换部141的每一个中，当将参考信号RAMP从参考信号生成部140提供给比较器142时，计数器143在与此定时相同的时间通过时钟信号开始计数。并且在列AD转换部141的每一个中，将已经通过垂直信号线117输入的模拟像素信号与参考信号RAMP作比较，以便执行计数直至获得脉冲信号为止，并由此执行AD转换。
[0049]也就是说，列AD转换部141的每一个搜索具有随预定斜率增加或减小的斜坡波形的参考信号RAMP的电压电平与参考分量和来自单位像素130的像素信号中的信号分量的每个电压电平相匹配的点。从生成用于比较处理的参考信号RAMP的时间点至与参考分量或像素信号中的信号分量对应的信号与参考信号RAMP相匹配的时间点的时间段由计数时钟计数。由此，可以获得与参考分量和信号分量对应的计数值。
[0050]就这一点而言，稍后将对列处理部113的AD转换功能的详情给出描述。
[0051]同样，虽然图2中未示出，但列处理部113除了 AD转换功能之外至少还具有用作信号处理的降噪功能。具体地，列处理部113例如执行作为降噪处理的⑶S (相关双采样)处理。通过列处理部113进行的⑶S处理，去除像素特定模式噪声，比如复位噪声、放大晶体管的阈值变化，等等。
[0052]水平驱动部114包括移位寄存器、地址解码器，等等，并响应于来自系统控制部115的控制信号顺序选择与列处理部113的像素列对应的单元电路。水平驱动部114执行选择性扫描，以便列处理部113根据像素信号获得计数值，并通过水平信号线118将该计数值输出至感测放大器119。
[0053]感测放大器119将来自列处理部113的计数值转换为与此对应的输出代码。从而，将模拟像素信号转换为数字信号，并将数字信号提供给信号处理部120。
[0054]信号处理部120对从感测放大器119输出的数字信号执行预定的信号处理。
[0055]系统控制部115包括生成各种定时信号的定时发生器，等等，并基于定时发生器生成的各种定时信号对垂直驱动部112、列处理部113和水平驱动部114等执行驱动控制。
[0056]利用此配置，像素阵列部111针对每行顺序输出每个垂直列的像素信号。与光接收元件以矩阵行驶设置的像素阵列部111对应的一张图像，也就是说，一帧图像被作为整个像素阵列部111的一组像素信号而获得。
[0057]列处理部的AD转换功能
[0058]这里，将对包括参考信号生成部140和列AD转换部141的列处理部113的AD转换功能的详情给出描述。
[0059]参考信号生成部140基于来自系统控制部115的控制信号生成阶梯式锯齿波(斜坡波形)。参考信号生成部140将所生成的锯齿波提供给列处理部113的列AD转换部141的每一个作为用于AD转换的参考信号RAMP (ADC参考信号)。
[0060]从系统控制部115提供给参考信号生成部140的控制信号包括用于使数字信号的变化率在时间上相等的信息，以便每个比较处理的斜坡电压都具有相同的斜率(变化率)。
[0061]列AD转换部141针对像素阵列部111中包括的单位像素130的每列设置。列AD转换部141的每一个包括比较器142和计数器143。
[0062]将来自参考信号生成部140的参考信号RAMP与其他比较器142的输入端的一个一样的输入比较器142的输入端的一个。与比较器142的每一个对应的垂直列中的垂直信号线117与输入终的另一个连接，并输入来自像素阵列部111的每个模拟像素信号。
[0063]比较器142将来自参考信号生成部140的参考信号RAMP与通过垂直信号线117
(HO,HI,......,Hh)从每一根像素驱动线116 (V0，V1，......,Vv)的单位像素130获得的模
拟像素信号进行比较。比较器142的输出端与计数器143连接，比较器142将比较处理的结果输出至计数器143。
[0064]计数器143计数时间直至比较器142中的比较处理完成。具体地，计数器143计数时间直至像素信号的电压电平和参考信号RAMP的电压电平相交。计数器143通过水平信号线118与感测放大器119连接，并将计数值(比较时间)输出至感测放大器119。
[0065]感测放大器119将从计数器143的每一个输入的比较时间(计数值)转换为与比较时间对应的输出代码。从而，将模拟像素信号转换为数字信号。感测放大器119依次将所转换的输出代码输出至信号处理部120。
[0066]CMOS图像传感器100的配置如上所述。
[0067]参考信号生成部(DAC)的具体配置(第一配置)
[0068]接下来，将参照图3对图2中的参考信号生成部140的具体配置给出描述。就这一点而言，在图3中，为了简化描述，只示出了六个电流源。然而，更大数量的电流源并联连接。
[0069]如图3所不，参考信号生成部140A包括第一电流源211至第六电流源216、第一偏置块221、第二偏置块222、参考电流源231以及输出电阻器232。
[0070]第一电流源211包括PMOS晶体管Mll和PMOS晶体管M12。在PMOS晶体管Mll中，其栅极端与偏置线202连接，其源极端与电源线201连接，其漏极端与PMOS晶体管M12的源极端连接。流过第一电流源211的电流Il的电流值由电源电压与偏置电压之间的差，即PMOS晶体管Mll的栅源电压Vgs确定。
[0071]PMOS晶体管M12的栅极端与从系统控制部115提供的第一切换控制信号SWl的供应端(图中未示出)连接。也就是说，PMOS晶体管M12根据第一切换控制信号SWl的反相信号进行导通/断开控制。同样，PMOS晶体管M12的源极端与PMOS晶体管Mll的漏极端连接，其漏极端与参考信号RAMP的输出端(Out)和输出电阻器232 (电阻值Rout)的一端连接。
[0072]第二电流源212与其他电流源，比如第一电流源等并联连接，且包括作为电流源的PMOS晶体管M21，以及作为切换元件的PMOS晶体管M22。同样，PMOS晶体管M21和M22具有与PMOS晶体管Mll和M12的连接关系相同的连接关系。
[0073]第三电流源213至第六电流源216与其他电流源，比如第一电流源211等并联连接。这些电流源中包括的PMOS晶体管具有与第一电流源211中包括的PMOS晶体管的连接关系相同的连接关系。
[0074]第一偏置块221包括PMOS晶体管MA。PMOS晶体管MA的栅极端与偏置线202连接，PMOS晶体管MA的源极端与电源线201连接。同样，PMOS晶体管MA的栅极端与自身的漏极端连接(二极管连接)。
[0075]第二偏置块222包括PMOS晶体管MB。PMOS晶体管MB的栅极端与偏置线202连接，PMOS晶体管MB的源极端与电源线201连接。同样，PMOS晶体管MB的栅极端与自身的漏极端连接(二极管连接)。进一步地，PMOS晶体管MB的漏极端与参考电流源231连接。
[0076]参考电流源231的电流流入侧端子与PMOS晶体管MB的漏极端子连接，电流流出侧端接地。
[0077]PMOS晶体管M12、M22、M32、M42、M52以及M62的漏极端与参考信号RAMP的输出端(Out),以及输出电阻器232 (电阻值Rout)的一端连接。就这一点而言，输出电阻器232的
另一端接地。
[0078]在如上所述配置的参考信号生成部140A中，电流镜像电路配置在PMOS晶体管MA与PMOS晶体管MB、PMOS晶体管Mil、PMOS晶体管M21、PMOS晶体管M31、PMOS晶体管M41、PMOS晶体管M51以及PMOS晶体管M61之间。在电流镜像电路中，包括PMOS晶体管MA的第一偏置块221，以及包括PMOS晶体管MB的第二偏置块222是电流镜像电路的镜像源。
[0079]同样，电流源的每一个根据对应的切换控制信号(SWl至SW6)进行导通/断开控制。在以下描述中，当与输出电阻器232连接的PMOS晶体管处于导通状态时，认为电流源也处于导通状态。也就是说，从输出端输出的参考信号RAMP的电压电平根据电流源的每一个的导通状态改变。
[0080]当第一电流源211处于导通状态时，电流Il流过PMOS晶体管Mll和M12。以同样的方式，当第二电流源212至第六电流源216分别处于导通状态时，电流12至电流16分别流过这些电流源中包括的各个PMOS晶体管。同样，偏置电流IA流过第一偏置块221的PMOS晶体管MA。进一步地，偏置电流IB流过第二偏置块222的PMOS晶体管MB。
[0081 ] 此时，电流I对应于电流11至电流16的电流值和参考电流Iref的电流值的总电流。同样，偏置电流IA流过第一偏置块221,由此获得参考电流IrefA。另一方面,偏置电流IB流过第二偏置块222，由此获得参考电流IrefB。
[0082]也就是说,在参考信号生成部140A中，两个偏置块，即第一偏置块221和第二偏置块222，被设置为使得成为电流源的参考的参考电流Iref被划分成两个电流，参考电流IrefA和参考电流IrefB，以便控制流过偏置线202的电流。[0083]其原因如下。即，为了抑制发生在电源线201上的IR降，存在一种使IR降发生在偏置线202上以实现IR降的平衡的方法。然而，一般来说，为了不允许电流流过偏置线202，必须使电阻值相对大。并且为了使偏置线202和电源线201的IR降相等，必须将偏置线202配置为较粗。如果为了此目的使电流仅流过偏置线202以产生IR降，则电路尺寸由此增加。
[0084]因此，在参考信号生成部140A中，将参考电流Iref划分成参考电流IrefA和参考电流IrefB。并且所划分的参考电流IrefA流过偏置线202，以便IR降也发生在偏置线202上。从而，加强偏置线202变得没有必要，并由此可以降低IR降的影响而不增加电路尺寸。
[0085]参考信号生成部(DAC)的操作
[0086]接下来，将对参考信号生成部140A的操作给出描述。首先，如果所有电流源变成断开状态，则输出最小电压电平(地电平)的参考信号RAMP。
[0087]接下来，进一步地，在经过预定时间段之后，第一电流源变为导通状态。由此，在第一电流源211中，电流从PMOS晶体管Mll流至PMOS晶体管M12，并且从参考信号生成部140A输出的参考信号RAMP的电压电平增加。
[0088]接下来，进一步地，在经过预定时间段之后，第二电流源212变为导通状态并同时将第一电流源211保持在导通状态。结果，流至参考信号RAMP的输出端(Out)的电流量增加，并且参考信号RAMP的电压电平进一步增加。之后，在经过预定时间段之后，第三电流源213至第六电流源216顺序变为为导通状态，以便参考信号RAMP的输出电压电平随时间的推移线性增加。
[0089]以这种方式，在参考信号生成部140A中，生成并输出预定斜率随时间增加并具有随预定动态范围增加的电压电平波形的参考信号RAMP。
[0090]同样，在参考信号生成部140A中，每个电流源的电流值在不受IR降的影响下被均匀化，因此参考信号RAMP的波形没有被弯曲，从而可以确保参考信号RAMP的电压电平在时间上的线性。
[0091]在上文中，在参考信号生成部140A中，PMOS晶体管M12、M22、M32、M42、M52以及M62根据切换控制信号(SWl至SW6)(其是数字信号)执行切换操作，以便来自PMOS晶体管M11、M21、M31、M41、M51以及M61的电流流至输出端(Out)，并输出作为参考信号RAMP (其是模拟信号)。以这种方式，参考信号生成部140A操作为将数字信号转换为模拟信号的DA转换电路。
[0092]模拟的具体情况
[0093]顺便说一句，通过设置多个偏置块来降低IR降的影响的技术通过本技术发明人执行的详细模拟发现。因此，接下来将参照图4至图8对模拟的具体情况给出描述。
[0094]模拟条件
[0095]图4是用于说明由参考信号生成部140A执行的模拟的条件的示意图。就这一点而言，在图4中，为了比较电源线201的厚度和偏置线202的厚度，具体示出了厚度。也就是说，一般来说，为了不允许电流流过偏置线202，其电阻值与电源线201的电阻值相比变大。
[0096]在以下条件下执行模拟。
[0097]电流源的数量:100[0098]电源线201的电阻:1 Ω
[0099]偏置线202的电阻:15 Ω
[0100]流过每个电流源的电流(单位电流)的电流值:0.3mA
[0101]流过各个电流源的电流的电流值的总值:30mA (0.3mAX 100)
[0102]参考电流Iref的电流值:6mA
[0103]并且通过固定上述条件，并改变参考电流Iref的分配率来执行模拟。
[0104]也就是说，参考电流Iref的分配率通过将第一偏置块221的参考电流IrefA和第二偏置块222的参考电流IrefB分别设置为以下情况:情况I至情况4来改变。
[0105]情况1:参考电流IrefAl.5mA,参考电流IrefB4.5mA
[0106]情况2:参考电流IrefAOmA，参考电流IrefB6mA
[0107]情况3:参考电流IrefA3mA，参考电流IrefB3mA
[0108]情况4:参考电流IrefA6mA，参考电流IrefBOmA
[0109]在下文中，示出了从情况I至情况4的情况下的具体模拟结果。
[0110]情况1:1refA 为 1.5mA 并且 IrefB 为 4.5mA
[0111]图5是示出了情况I的模拟结果的示意图。
[0112]在图5中，水平轴对应于图4中的电源线201和偏置线202的布线位置，在轴上给出的数字值表示电流源的数量。同样，垂直轴表示IR降的量(单位mV)，电压降的量从图5中的顶部向下增加。
[0113]同样，在情况I中，产生参考电流IrefA和参考电流IrefB，使得参考电流Iref按1:3的比率划分。
[0114]在图5中，指示电源线201的IR降的线LI (图5中的点划线)是向下凸的曲线。并且离电源VDD越远，IR降的量就变得越大。同样，指示偏置线202的IR降的线L2 (图5中的实线)基本上是直线。并且离电源VDD越远，IR降的量就变得越大。
[0115]这两根线的比较表明指示电源线201的IR降的线LI和指示偏置线202的IR降的线L2差别不大，但在对应的布线位置具有近似的形状和近似的IR降的量。相应地，就情况I而言，可以通过发生在偏置线202上的IR降来平衡IR降。
[0116]情况2: IrefA 为 OmA 并且 IrefB 为 6mA
[0117]图6是示出了情况2的模拟结果的示意图。在图6中，轴等的关系与图5中的相同。同样，在情况2中，IrefA变为OmA，因此电流不流过偏置线202。
[0118]在图6中，以与图5中的情况相同的方式，指示电源线201的IR降的线LI是向下凸的曲线。并且离电源VDD越远，IR降的量就变得越大。另一方面，指示偏置线202的IR降的线L2基本上变成直线。然而，电流不流过偏置线202，因此IR降的量在所有布线位置都变成零。并且难以产生IR降。
[0119]这两根线的比较表明指示电源线201的IR降的线LI和指示偏置线202的IR降的线L2在对应布线位置的IR降的量方面有很大区别。相应地，就情况2而言，难以通过发生在偏置线202上的IR降来平衡IR降。
[0120]情况3: IrefA 为 3mA 并且 IrefB 为 3mA
[0121]图7是示出了情况3的模拟结果的示意图。在图7中，轴等的关系与图5中的相同。同样，在情况3中，产生参考电流IrefA和参考电流IrefB，使得参考电流Iref按1:1的比率划分。
[0122]在图7中，以与图5中的情况相同的方式，指示电源线201的IR降的线LI是向下凸的曲线。并且离电源VDD越远，IR降的量就变得越大。另一方面，指示偏置线202的IR降的线L2基本上是直线。并且离电源VDD越远，IR降的量就变得越大。
[0123]这两根线的比较表明指示电源线201的IR降的线LI和指示偏置线202的IR降的线L2在对应布线位置的IR降的量方面有很大区别。相应地，就情况3而言，难以通过发生在偏置线202上的IR降来平衡IR降。
[0124]情况4: IrefA 为 6mA 并且 IrefB 为 OmA
[0125]图8是示出了情况4的模拟结果的示意图。在图8中，轴等的关系与图5中的相同。同样，在情况4中，IrefA变为6mA，因此所有参考电流Iref都流过偏置线202。
[0126]在图8中，以与图5中的情况相同的方式，指示电源线201的IR降的线LI是向下凸的曲线。并且离电源VDD越远，IR降的量就变得越大。另一方面，指示偏置线202的IR降的线L2基本上是直线。并且离电源VDD越远，IR降的量就变得越大。
[0127]这两根线的比较表明指示电源线201的IR降的线LI和指示偏置线202的IR降的线L2在对应布线位置的IR降的量方面有很大区别。相应地，就情况4而言，难以通过发生在偏置线202上的IR降来平衡IR降。
[0128]在上文中，如图5至图8中的模拟结果所示，当通过改变参考电流Iref的分配率来执行模拟时，在使用情况I至情况4之中的情况I的设置值(IrefA为1.5mA并且IrefB为4.5mA)的情况下，以最理想的方式使IR降发生在偏置线202上。
[0129]也就是说，在参考信号生成部140A中，当设置第一偏置块221和第二偏置块222时，参考电流Iref被划分为使得这些偏置块的参考电流IrefA和参考电流IrefB按1:3的比率划分，以便允许IR降以最理想的方式发生在偏置线202上。结果，发生在电源线201上的IR降和发生在偏置线202上的IR降是平衡关系，因此可以降低IR降的影响。
[0130]同样，此时，参考电流Iref被划分成参考电流IrefA和参考电流IrefB，并且所划分的参考电流IrefA流过偏置线202，因此不需要配置为使偏置线202变粗。结果，可以降低IR降的影响而不增加电路尺寸。
[0131]参考信号生成部(DAC)的另一配置(第二配置)
[0132]图9是示出了图2中的参考信号生成部140的另一配置的示意图。也就是说，在图3中的参考信号生成部140A中，示出了设置有两个偏置块的情况。然而，偏置块的数量不限于两个，并且可以设置两个或两个以上偏置块。在图9中的参考信号生成部140B中，作为设置多个偏置块的情况的一个实例，示出了设置三个偏置块的情况。
[0133]如图9所示，参考信号生成部140B包括第一电流源211至第100电流源219、第一偏置块221、第二偏置块222、第三偏置块223、参考电流源231以及输出电阻器232。就这一点而言，在图9中，为了简化描述，只示出了六个电流源。实际上设置100个电流源。同样，在图9中，将相同的符号加在与图3中的部件对应的部件上，并适当省略其描述。
[0134]第一偏置块221和第二偏置块222分别以与图3中的第一偏置块221和第二偏置块222相同的方式进行配置。
[0135]第三偏置块223包括PMOS晶体管MC。PMOS晶体管MC的栅极端与偏置线202连接，PMOS晶体管MC的源极端与电源线201连接。同样，PMOS晶体管MC的栅极端与自身的漏极端连接(二极管连接)。
[0136]在参考信号生成部140B中，电流镜像电路配置在PMOS晶体管MA、PM0S晶体管MB，和PMOS晶体管MC，以及PMOS晶体管MlI至PMOS晶体管M91之间。在电流镜像电路中，包括PMOS晶体管MA的第一偏置块221，包括PMOS晶体管MB的第二偏置块222，以及包括PMOS晶体管MC的第三偏置块223是电流镜像电路的镜像源。
[0137]同样，电流源的每一个根据对应的切换控制信号(SWl至SW100)进行导通/断开控制。当第一电流源211至第100电流源219分别处于导通状态时，电流Il至电流1100分别流过这些电流源中包括的各个PMOS晶体管。同样，偏置电流IA流过第一偏置块221的PMOS晶体管MA，偏置电流IB流过第二偏置块222的PMOS晶体管MB。进一步地，偏置电流IC流过第三偏置块223的PMOS晶体管MC。
[0138]此时，电流I对应于电流Il至电流1100的电流值和参考电流Iref的电流值的总电流。同样，偏置电流IA流过第一偏置块221，由此获得参考电流IrefA。偏置电流IB流过第二偏置块222，由此获得参考电流IrefB。另一方面，偏置电流IC流过第三偏置块223，由此获得参考电流IrefC。
[0139]也就是说，在参考信号生成部140B中，三个偏置块，即第一偏置块221、第二偏置块222以及第三偏置块223，被设置为使得成为电流源的参考的参考电流Iref被划分成三个电流，参考电流IrefA、参考电流IrefB以及参考电流IrefC，以便控制流过偏置线202的电流。
[0140]并且在参考信号生成部140B中，将参考电流Iref划分成参考电流IrefA、参考电流IrefB以及参考电流IrefC。并且所划分的参考电流IrefA和参考电流IrefC流过偏置线202，以便IR降也发生在偏置线202上。从而，加强偏置线202变得没有必要，由此可以降低IR降的影响而不增加电路尺寸。
[0141]具体地，当像参考信号生成部140B那样设置三个或三个以上偏置块时，可以将电流引入偏置线202，因此指示偏置线202上的IR降的线(L2)变成向上凸的曲线。同样，在模拟结果中，在设置两个偏置块的情况下，如上所述(图5至图8)，指示电源线201的IR降的线LI是向下凸的曲线。然而，还假设曲线变得向上凸。
[0142]在这种情况下，可以通过发生在偏置线202上的IR降来平衡IR。同样，优点在于，设置越多的偏置块，在电源线201上的IR降的自由度变得越高。
[0143]同样，在图3中的参考信号生成部140A和图9中的参考信号生成部140B中，已经对利用PMOS晶体管作为电流镜像电路中包括的晶体管的情况给出了描述。在使用PMOS晶体管的情况下，图2中的参考信号生成部140像接地参考DAC—样操作，因此当电流不流过电流源时，参考信号RAMP的输出电压电平变成O (接地)。并且电流流过的电流源的数量越大，输出电压电平线性地变得越高。
[0144]相应地，在采用利用PMOS晶体管的配置的情况下，即使噪声被输入电源VDD，参考信号RAMP的输出电压电平也不会波动,从而可以确保参考信号RAMP的电压电平在时间上的线性。
[0145]例如，在消费电子系统中，存在电源VDD不稳定，因此该配置适于将CMOS图像传感器100应用到消费电子系统的情况。
[0146]参考信号生成部(DAC)的另一配置(第三配置)[0147]图10是示出了图2中的参考信号生成部140的又一配置的示意图。也就是说，利用PMOS晶体管作为包括在电流镜像电路中的晶体管的实例在上述参考信号生成部140A(图3)和参考信号生成部140B (图9)中示出。然而，NMOS晶体管可以用来代替PMOS晶体管。在图10中的参考信号生成部140C中，NMOS晶体管被用作包括在电流镜像电路中的晶体管。
[0148]如图10所不，参考信号生成部140C包括第一电流源261至第六电流源266、第一偏置块271、第二偏置块272、参考电流源281以及输出电阻器282。
[0149]第一电流源261包括NMOS晶体管M13和NMOS晶体管M14。NMOS晶体管M13的栅极端与偏置线252连接，其源极端与电源线251连接，其漏极端与NMOS晶体管M14的源极端连接。
[0150]NMOS晶体管M14的栅极端与从系统控制部115提供的第一切换控制信号SWl的供应端(图中未示出)连接。也就是说，NMOS晶体管M14根据第一切换控制信号SWl的反相信号进行导通/断开控制。同样，?OS晶体管M14的源极端与NMOS晶体管M13的漏极端连接，其漏极端与参考信号RAMP的输出端(Out)和输出电阻器282 (电阻值Rout)的一端连接。
[0151]第二电流源262与其他电流源，比如第一电流源261等并联连接，且包括作为电流源的NMOS晶体管M23，以及作为切换元件的NMOS晶体管M24。同样，NMOS晶体管M23和M24具有与NMOS晶体管M13和M14的连接关系相同的连接关系。
[0152]第三电流源263至第六电流源266与其他电流源，比如第一电流源261等并联连接。这些电流源中包括的NMOS晶体管分别具有与第一电流源261中包括的NMOS晶体管的连接关系相同的连接关系。`
[0153]第一偏置块271包括NMOS晶体管MD。NMOS晶体管MD的栅极端与偏置线252连接，NMOS晶体管MD的源极端与电源线251连接。同样，NMOS晶体管MD的栅极端与自身的漏极端连接(二极管连接)。进一步地，NMOS晶体管MD的漏极端与参考电流源281连接。
[0154]第二偏置块272包括NMOS晶体管ME。NMOS晶体管ME的栅极端与偏置线252连接，NMOS晶体管ME的源极端与电源线251连接。同样，NMOS晶体管ME的栅极端与自身的漏极端连接(二极管连接)。
[0155]参考电流源281的电流流入侧端子与电源VDD连接，电流流出侧端子与NMOS晶体管MD的漏极端连接。
[0156]NMOS晶体管M14、M24、M34、M44、M54以及M64的漏极端与参考信号RAMP的输出端(Out),以及输出电阻器282 (电阻值Rout)的一端连接。就这一点而言，输出电阻器282的另一端与电源VDD连接。
[0157]在如上所述配置的参考信号生成部140C中，电流镜像电路配置在NMOS晶体管MD与NMOS晶体管ME、NMOS晶体管Ml3、NMOS晶体管M23、NMOS晶体管M33、NMOS晶体管M43、NMOS晶体管M53以及NMOS晶体管M63之间。
[0158]同样，电流源的每一个根据对应的切换控制信号(SWl至SW6)进行导通/断开控制。也就是说，当第一电流源261至第六电流源262分别处于导通状态时，电流Il至电流16分别流过包括在这些电流源中的各个NMOS晶体管。同样，偏置电流ID流过第一偏置块271的NMOS晶体管MD。进一步地，偏置电流IE流过第二偏置块272的NMOS晶体管ME。[0159]此时，偏置电流ID流过第一偏置块271，由此获得参考电流IrefD。另一方面，偏置电流IE流过第二偏置块272，由此获得参考电流IrefE。
[0160]也就是说，在参考信号生成部140C中，两个偏置块，即第一偏置块271和第二偏置块272，被设置为使得成为电流源的参考的参考电流Iref被划分成两个电流，参考电流IrefD和参考电流IrefE，以便控制流过偏置线252的电流。
[0161]并且在参考信号生成部140C中，将参考电流Iref划分成参考电流IrefD和参考电流IrefE。并且所划分的参考电流IrefE流过偏置线252，以便IR降也发生在偏置线252上。从而，加强偏置线252变得没有必要，并由此可以降低IR降的影响而不增加电路尺寸。
[0162]参考信号生成部(DAC)的操作
[0163]接下来，将对参考信号生成部140C的操作给出描述。首先，如果所有电流源变成段卡状态，则输出最大电压电平(电源VDD电平)的参考信号RAMP。
[0164]接下来，进一步地，在经过预定时间段之后，第一电流源变为导通状态。由此，在第一电流源261中，电流从NMOS晶体管M14流至NMOS晶体管M13，并且从参考信号生成部140C输出的参考信号RAMP的电压电平减小。
[0165]接下来，进一步地，在经过预定时间段之后，第二电流源262变为导通状态并同时将第一电流源261保持在导通状态。结果，流至参考信号RAMP的输出端(Out)的电流量减小，并且参考信号RAMP的电压电平进一步减小。之后，在经过预定时间段之后，第三电流源263至第六电流源266顺序变为导通状态，以便参考信号RAMP的输出电压电平随时间的推移线性降低。
[0166]以这种方式，在参考信号生成部140C中，生成并输出预定斜率随时间增加并具有随预定动态范围增加的电压电平波形的参考信号RAMP。
[0167]同样，在参考信号生成部140C中，每个电流源的电流值在不受IR降的影响下被均匀化，因此参考信号RAMP的波形没有被弯曲，从而可以确保参考信号RAMP的电压电平在时间上的线性。
[0168]如上所述，在使用匪OS晶体管的情况下，参考信号生成部140像电源参考DAC —样操作，因此当电流不流过电流源时，参考信号RAMP的输出电压电平变成电源VDD。并且电流流过的电流源的数量越大，输出电压电平线性地变得越低。
[0169]相应地，如果电源VDD稳定，则采用利用NMOS晶体管的配置是优选的。原因在于，一般来说，与白色相比，黑色具有更小的S/N比(信噪比)，因此容易受噪声的影响。并且电流不流动的状态难以受噪声的影响。因此，当黑电平在早期较高时，参考信号RAMP的噪声变得明显。然而，如果像电源参考DAC —样操作，则首先流动的电流量较小，因此可以抑制噪声的影响。
[0170]例如，在专业电子系统中，可以获得从外部提供的稳定电源VDD，因此该配置在CMOS图像传感器100安装在专业电子系统上的情况下采用时是适用的。
[0171]参考信号生成部(DAC)的另一配置(第四配置)
[0172]顺便说一句，图5中所示的上述模拟结果指示所有电流源都处于导通状态时的电源线201的IR降。在生成参考信号RAMP的处理中，电流源的每一个顺序变为导通状态，因此在不是所有电流源都变成导通状态的状态下，IR降发生在电源线201上。
[0173]例如，在图3中的参考信号生成部140A中，在所有第一电流源211至第六电流源216都变成断开状态的情况下，电流不流过PMOS晶体管Mll至M61，因此只有第二偏置块222的参考电流IrefB导致电源线201的IR降。在这种情况下，只通过使IR降发生在偏置线202上而难以平衡IR降，因此例如，采用图11中所示的配置。
[0174]图11是示出了图2中的参考信号生成部140的又一配置的示意图。也就是说，在图11中的参考信号生成部140D中，两个PMOS晶体管并联连接作为设置再每个电流源中的切换元件。在提供给这些PMOS晶体管的栅极端的切换控制信号中，其中一个切换控制信号由反相器反相。
[0175]具体地，第一电流源211包括PMOS晶体管Ml 1、PM0S晶体管M15、PM0S晶体管M16以及反相器INV1。PMOS晶体管Mll的栅极端与偏置线202连接，其源极端与电源线201连接，其漏极端与PMOS晶体管M15和PMOS晶体管M16的源极端连接。
[0176]PMOS晶体管M15的栅极端与反相器INVl的输出端连接。同样，PMOS晶体管M15的源极端与PMOS晶体管Mll的漏极端连接，其漏极端与参考信号RAMP的输出端(Out)和输出电阻器232 (电阻值Rout)的一端连接。
[0177]反相器INVl的输入端与从系统控制部115提供的第一切换控制信号SWl的供应端(图中未示出)连接，其输出端与PMOS晶体管M15的栅极端连接。
[0178]PMOS晶体管M16的栅极端与从系统控制部115提供的第一切换控制信号SWl的供应端(图中未示出)连接。同样，PMOS晶体管M16的源极端与PMOS晶体管Mll的漏极端连接，并且其漏极端接地。
[0179]也就是说，PMOS晶体管M15的栅极端被提供有反相的第一切换控制信号SW1，PM0S晶体管M16的栅极端被提供有第一切换控制信号SWl，因此PMOS晶体管M15和PMOS晶体管M16处于相反的导通/断开状态。相应地，当第一电流源211处于导通状态时，也就是说，当PMOS晶体管M15处于导通状态，且PMOS晶体管M16处于断开状态时，电流Ia流过输出端(Out)侧。另一方面，当第一电流源211处于断开状态时，也就是说，当PMOS晶体管M15处于断开状态，且PMOS晶体管M16处于导通状态时，电流Ib流至接地侧。
[0180]以相同的方式，当第二电流源212至第六电流源216分别处于导通状态时，电流Ia流至输出端(Out)侧。同样，当第二电流源212至第六电流源216分别处于断开状态时，电流Ib流至接地侧。
[0181]以这种方式，当第一电流源211至第六电流源216分别处于断开状态时，电流Ia不流至输出端(Out)侧，但电流继续流过第一电流源211至第六电流源216，因此所谓的清除电流(dump current) Ib流至接地侧。从而，即使电流源的每一个在生成参考信号RAMP的处理中顺序变为导通状态，流过电源线201的电流量变得恒定，因此IR降发生在偏置线202上，以便可以平衡电源线201和偏置线202的IR降。
[0182]变形
[0183]在上文中，已经对参考信号生成部140是列处理部113的一部分给出了描述。然而，参考信号生成部140可以被配置为与自列处理部113独立的模块。同样，已经对参考信号生成部140被配置为列处理部113的一个处理部给出了描述。然而，参考信号生成部140可以被视为独立的装置，并且可以被配置为参考信号生成装置(DA转换电路(DAC:数模转换器))。
[0184]进一步地，在上文中，已经对列处理部113被配置为CMOS图像传感器100的一个处理部给出了描述。然而，列处理部113可以被视为具有AD转换功能的独立装置，并且可以被配置为AD转换器。在这种情况下，感测放大器119的功能将被包括在列处理部113中。
[0185]就这一点而言，本技术不限于参考信号生成部(DAC)的应用。也就是说，可以将本技术应用于半导体集成电路，其一般来说包括电流镜像电路。
[0186]同样，本技术不限于适用于固态成像装置。也就是说，可以将本技术应用于一般将固态成像装置用于图像捕捉部(光电转换部)的电子系统，比如成像装置，例如，数字照相机、摄像机等，具有成像功能的移动端装置，将固态成像装置用于图像读取部的复印机等。固态成像装置可以形成为一个芯片，或者可以形成在具有成像功能的模块中，其中将成像部和信号处理部或光学系统封装在一起。
[0187]本技术适用的电子系统的配置的实例
[0188]图12是示出了作为本技术适用的电子系统的成像装置的配置的实例的框图。
[0189]图12中的成像装置300包括具有透镜组等的光学部301、采用上述单位像素130的每个配置的固态成像装置(成像装置)302以及DSP (数字信号处理器)电路303，该DSP电路303是照相机信号处理电路。此外，成像装置300包括帧存储器304、显示部305、记录部306、操作部307以及电源部308。DSP电路303、帧存储器304、显示部305、记录部306、操作部307以及电源部308通过总线309相互连接。
[0190]光学部301捕捉来自对象入射光(图像光)，并在固态成像装置302的成像表面上形成图像。固态成像装置302将通过光学部301形成在成像表面上的一定量的入射光转换为电子信号，并输出该电子信号作为像素信号。对于固态成像装置302而言，可以使用固态成像装置，比如根据上述实施方式的CMOS图像传感器100等，即，能够实现图像捕捉而不会因全局曝光而失真的固态成像装置。
[0191]显示部305包括平板式显示装置，比如液晶面板、有机EL (电致发光)面板等，并显示固态成像装置302捕捉的运动图像或静止图像。记录部306将固态成像装置302捕捉的运动图像或静止图像记录在记录介质上。
[0192]操作部307通过用户的操作发出有关成像装置300的各种功能的操作命令。电源部308向DSP电路303、帧存储器304、显示部305、记录部306以及操作部307适当提供各种电源，所述电源变成操作电源。
[0193]在上述实施方式中，已经对本技术适用的根据作为物理量的可见光的量检测信号电荷的单位像素130以矩阵形式设置的CMOS图像传感器的情况进行了描述，作为一个实例。然而，本技术不限于适用于CMOS图像传感器。通常可以将本技术应用于列类型的固态成像装置，其中，为像素阵列部的每个像素列设置列处理部。
[0194]同样，本发明不限于适用于检测可见入射光的量的分布以便捕捉图像的固态成像装置。本发明可以适用于捕捉入射量的分布的固态成像装置，比如红外线、X射线或粒子等。从广义上讲，本发明通常还可以适用于检测其他物理量例如压力、静电电容等的分布的固态成像装置(物理量分布检测装置)，比如指纹检测传感器，以捕捉图像。
[0195]就这一点而言，本技术的实施方式不限于上述实施方式，并且在不背离本技术的主旨的情况下可以存在各种变化。
[0196]同样，还可以如下配置本技术。
[0197](I) 一种半导体集成电路，包括:[0198]多个电流源，包括分别连接至电源线和偏置线的第一晶体管；以及
[0199]多个偏置块，包括被配置为与第一晶体管一起构成电流镜像电路，并划分成为电流源的参考的参考电流从而使得参考电流流过偏置线的第二晶体管。
[0200](2)根据(I)所述的半导体集成电路，其中，所述偏置块的数量被设置为两个。
[0201](3)根据(2)所述的半导体集成电路，其中，被所述偏置块的一个配置流过偏置线的参考电流与被所述偏置块的另一个配置的不流过所述偏置线的参考电流之比为1:3。
[0202](4)根据(I)至(3)中任一项所述的半导体集成电路，其中，所述第一晶体管包括PMOS晶体管，并且所述PMOS晶体管的栅极连接至所述偏置线，其源极连接至所述电源线，其漏极连接至所述输出端。
[0203](5)根据(I)至(3)中任一项所述的半导体集成电路，其中，所述第一晶体管包括NMOS晶体管，并且所述NMOS晶体管的栅极连接至所述偏置线，其源极连接至所述电源线，其漏极连接至所述输出端。
[0204](6)根据(I)至(5)中任一项所述的半导体集成电路，
[0205]其中，所述半导体集成电路是被配置为将数字信号转换为模拟信号的DA (数模)转换电路，并且
[0206]所述电流源进一步包括与所述第一晶体管串联连接，并被配置为根据数字控制信号执行切换操作从而使得来自所述第一晶体管的电流流至输出端的切换元件。
[0207](7) 一种控制半导体集成电路的电流的方法，所述半导体集成电路包括多个电流源，所述多个电流源包括分别连接至电源线和偏置线的第一晶体管；以及多个偏置块，所述多个偏置块包括被配置为与所述第一晶体管一起构成电流镜像电路，并使得成为所述电流源的参考的参考电流流过的第二晶体管，所述方法包括:
[0208]所述多个偏置块将所述参考电流划分成多个电流，并使所述电流流过所述偏置线。
[0209](8) 一种AD转换器，包括:
[0210]DA转换部，包括:
[0211]多个电流源，包括分别连接至电源线和偏置线的第一晶体管；以及与第一晶体管串联连接，并被配置为根据数字控制信号执行切换操作从而使得来自所述第一晶体管的电流流至输出端的切换元件，以及
[0212]多个偏置块，包括被配置为与所述第一晶体管一起构成电流镜像电路，并将成为所述电流源的参考的参考电流划分成多个电流从而使得所述参考电流流过所述偏置线的第二晶体管；以及
[0213]AD (模数)转换部，被配置为基于由所述DA转换部生成的参考信号来将模拟信号转换为数字信号。
[0214](9) 一种固态成像装置，包括:
[0215]像素阵列部，包括以二维状态设置的多个单位像素；以及
[0216]AD转换部，被配置为将从所述多个单位像素读取的模拟像素信号转换为数字信号，
[0217]其中，所述AD转换部包括DA转换部，所述DA转换部包括:
[0218]多个电流源，包括分别连接至电源线和偏置线的第一晶体管，以及与第一晶体管串联连接并被配置为根据数字控制信号执行切换操作从而使得来自所述第一晶体管的电流流至输出端的切换元件，以及
[0219]多个偏置块，包括被配置为与所述第一晶体管一起构成电流镜像电路，并将成为所述电流源的参考的参考电流划分成多个电流从而使得所述参考电流流过所述偏置线的
第二晶体管，并且
[0220]AD转换部被配置为基于所述DA转换部生成的参考信号来将模拟像素信号转换为
数字信号。
[0221](10) 一种包括固态成像装置的电子系统，包括:
[0222]固态成像装置，包括:
[0223]像素阵列部，包括以二维状态设置的多个单位像素；以及
[0224]AD转换部，被配置为转换从所述多个单位像素读取的模拟像素信号，
[0225]其中，所述AD转换部包括DA转换部，所述DA转换部包括:
[0226]多个电流源，包括分别连接至电源线和偏置线的第一晶体管，以及与所述第一晶体管串联连接并被配置为根据数字控制信号执行切换操作从而使得来自所述第一晶体管的电流流至输出端的切换元件，以及
[0227]多个偏置块，包括被配置为与所述第一晶体管一起构成电流镜像电路，并将成为所述电流源的参考的参考电流划分成多个电流从而使得参考电流流过偏置线的第二晶体管，并且
[0228]所述AD转换部被配置为基于由所述DA转换部生成的参考信号来将模拟像素信号转换为数字信号。
【权利要求】
1.一种半导体集成电路，包括: 多个电流源，包括分别连接至电源线和偏置线的第一晶体管；以及多个偏置块，包括第二晶体管，所述第二晶体管被配置为与所述第一晶体管一起构成电流镜像电路，并划分作为所述电流源的参考的参考电流，从而使得所述参考电流流过所述偏置线。
2.根据权利要求1所述的半导体集成电路， 其中，所述偏置块的数量被设置为两个。
3.根据权利要求2所述的半导体集成电路， 其中，被所述偏置块中的一个配置为流过所述偏置线的参考电流与被所述偏置块中的另一个配置为不流过所述偏置线的参考电流之比为1:3。
4.根据权利要求2所述的半导体集成电路， 其中，所述第一晶体管包括PMOS晶体管，并且 所述PMOS晶体管的栅极连接至所述偏置线，且所述PMOS晶体管的源极连接至所述电源线，以及所述PMOS晶体管的漏极连接至输出端。
5.根据权利要求2所述的半导体集成电路， 其中，所述第一晶体管包括NMOS晶体管，并且 所述NMOS晶体管的栅极连接至所述偏置线，且所述NMOS晶体管的源极连接至所述电源线，以及所述NMOS晶体管的漏极连接至输出端。
6.根据权利要求1所述的半导体集成电路， 其中，所述半导体集成电路是被配置为将数字信号转换为模拟信号的数模转换电路，并且 所述电流源进一步包括切换元件，所述切换元件与所述第一晶体管串联连接，并被配置为根据数字控制信号执行切换操作，从而使得来自所述第一晶体管的电流流至输出端。
7.—种控制半导体集成电路的电流的方法，所述半导体集成电路包括多个电流源，所述多个电流源包括分别连接至电源线和偏置线的第一晶体管；以及多个偏置块，所述多个偏置块包括第二晶体管，所述第二晶体管被配置为与所述第一晶体管一起构成电流镜像电路，并使得作为所述电流源的参考的参考电流流过，所述方法包括: 所述多个偏置块将所述参考电流划分成多个电流，并使所述电流流过所述偏置线。
8.一种模数转换器，包括: 数模转换部，包括: 多个电流源，包括分别连接至电源线和偏置线的第一晶体管；以及切换元件，所述切换元件与所述第一晶体管串联连接，并被配置为根据数字控制信号执行切换操作，从而使得来自所述第一晶体管的电流流至输出端，以及 多个偏置块，包括第二晶体管，所述第二晶体管被配置为与所述第一晶体管一起构成电流镜像电路，并将作为所述电流源的参考的参考电流划分成多个电流，从而使得所述参考电流流过所述偏置线；以及 模数转换部，被配置为基于由所述数模转换部生成的参考信号将模拟信号转换为数字信号。
9.一种固态成像装置，包括:像素阵列部，包括以二维状态设置的多个单位像素；以及 模数转换部，被配置为将从所述多个单位像素读取的模拟像素信号转换为数字信号， 其中，所述模数转换部包括数模转换部，所述数模转换部包括: 多个电流源，包括分别连接至电源线和偏置线的第一晶体管，以及切换元件，所述切换元件与所述第一晶体管串联连接并被配置为根据数字控制信号执行切换操作，从而使得来自所述第一晶体管的电流流至输出端，以及 多个偏置块，包括第二晶体管，所述第二晶体管被配置为与所述第一晶体管一起构成电流镜像电路，并将作为所述电流源的参考的参考电流划分成多个电流，从而使得所述参考电流流过所述偏置线，并且 所述模数转换部被配置为基于由所述数模转换部生成的参考信号将模拟像素信号转换为数字信号。
10.一种包括固态成像装置的电子系统，包括: 固态成像装置，包括: 像素阵列部，包括以二维状态设置的多个单位像素；以及 模数转换部，被配置为转换从所述多个单位像素读取的模拟像素信号， 其中，所述模数转换部包括数模转换部，所述数模转换部包括: 多个电流源，包括分别连接至电源线和偏置线的第一晶体管，以及切换元件，所述切换元件与所述第一晶体管串联连接并被配置为根据数字控制信号执行切换操作，从而使得来自所述第一晶体管的电流流至输出端，以及 多个偏置块，包括第二晶 体管，所述第二晶体管被配置为与所述第一晶体管一起构成电流镜像电路，并将作为所述电流源的参考的参考电流划分成多个电流，从而使得所述参考电流流过所述偏置线，并且 所述模数转换部被配置为基于由所述数模转换部生成的参考信号将模拟像素信号转换为数字信号。
【文档编号】G05F3/26GK103809653SQ201310544571
【公开日】2014年5月21日 申请日期:2013年11月5日 优先权日:2012年11月12日
【发明者】石井広康, 高桥知宏 申请人:索尼公司