一种基准源电路的制作方法
【专利摘要】本发明提供了一种基准源电路，包括基准电流输出端和基准电压输出端，并具有连接在辅助电源和所述基准电流输出端之间的基准电流生成回路，以及连接在所述辅助电源和所述基准电压输出端之间的基准电压生成回路，所述基准电压输出端通过第三电阻与接地端连接。其中基准电压生成回路由三条支路并联而成，基准电流生成回路由两条支路并联而成。本发明的基准源电路，能够同时输出基准电压和基准电流，且电路简单，能够很好的适用于模-数/数-模转换器。
【专利说明】一种基准源电路
【技术领域】
[0001 ] 本发明涉及一种基准源电路。
【背景技术】
[0002]基准源是当代模拟集成电路中极为重要的组成部分，用于提供不随电源电压、工艺、温度变化的电压或电流，其广泛用于模-数/数-模转换器等电路中，也是大多数传感器和稳压供电电源或激励源。
[0003]然而传统的基准源都是只输出基准电压或只输出基准电流，无法满足各种数模转换器的需求。
【发明内容】
[0004]本发明针对现有基准源只能输出基准电压或基准电流的缺陷，提供了一种能够同时输出基准电压和基准电流的基准源电路，用于为模-数/数-模转换器提供参考电压和偏置电流。
[0005]本发明提供了一种基准源电路，具有基准电流输出端和基准电压输出端，并具有连接在辅助电源和所述基准电流输出端之间的基准电流生成回路，以及连接在所述辅助电源和所述基准电压输出端之间的基准电压生成回路，所述基准电压输出端通过第三电阻与接地端连接。
[0006]进一步地，所述基准电压生成回路包括并联的第一支路、第二支路和第三支路，其中，所述第一支路包括依次串联连接的第一 M0S管、第一三极管以及第一电阻，所述第一M0S管的源极连接到所述辅助电源，所述第一电阻与所述基准电压输出端连接；所述第二支路包括串联的第二 M0S管和第二三极管，所述第二 M0S管的源极连接到所述辅助电源，所述第二三极管的发射极与基准电压输出端相连接；所述第一 M0S管的栅极与所述第二 M0S管的栅极均连接到第一电压偏置端，所述第一三极管的基极与所述第二三极管的基极相连接；所述第三支路包括串联的第三M0S管和第二电阻，所述第三M0S管的源极连接到所述辅助电源，所述第三电阻与所述基准电压输出端连接。
[0007]进一步地，所述基准电压生成回路还包括第二运算放大器，所述第二运算放大器的输出端与所述第三M0S管的栅极均连接至第二电压偏置端，所述第二运算放大器的两个输入端分别与所述第二 M0S管的漏极和所述第三M0S管的漏极连接。
[0008]进一步地，所述基准电压生成回路还包括第一运算放大器，所述第一运算放大器的输出端与所述第一电压偏置端连接，所述第一运算放大器的两个输入端分别与所述第一M0S管的漏极和所述第二 M0S管的漏极连接。
[0009]进一步地，所述基准电流生成回路包括第四支路和第五支路，其中，所述第四支路包括第四M0S管，所述第四M0S管的源极连接到所述辅助电源，栅极与所述第二电压偏置端连接；所述第五支路包括第五M0S管，所述第五M0S管的源极连接到所述辅助电源，栅极与所述第一电压偏置端连接；所述第四M0S管的漏极与所述第五M0S管的漏极均与所述基准电流输出端相连接。
[0010]优选地，本发明所涉及的基准源电路，还包括第一电容与第二电容，所述第一电容连接在所述辅助电源与所述第一电压偏置端之间，所述第二电容连接在所述辅助电源与所述第二电压偏置端之间。
[0011]优选地，本发明所涉及的基准源电路，所述第一 M0S管的宽长比
【权利要求】
1.一种基准源电路，其特征在于，该基准源电路具有基准电流输出端和基准电压输出端，并具有连接在辅助电源和所述基准电流输出端之间的基准电流生成回路，以及连接在所述辅助电源和所述基准电压输出端之间的基准电压生成回路，所述基准电压输出端通过第三电阻与接地端连接。
2.根据权利要求1所述的基准源电路，其特征在于，所述基准电压生成回路包括并联的第一支路、第二支路和第三支路，其中，所述第一支路包括依次串联连接的第一 MOS管、第一三极管以及第一电阻，所述第一MOS管的源极连接到所述辅助电源，所述第一电阻与所述基准电压输出端连接；所述第二支路包括串联的第二 MOS管和第二三极管，所述第二 MOS管的源极连接到所述辅助电源，所述第二三极管的发射极与基准电压输出端相连接；所述第一 MOS管的栅极与所述第二 MOS管的栅极均连接到第一电压偏置端，所述第一三极管的基极与所述第二三极管的基极相连接；所述第三支路包括串联的第三MOS管和第二电阻，所述第三MOS管的源极连接到所述辅助电源，所述第三电阻与所述基准电压输出端连接。
3.根据权利要求2所述的基准源电路，其特征在于，所述基准电压生成回路还包括第二运算放大器，所述第二运算放大器的输出端与所述第三MOS管的栅极均连接至第二电压偏置端，所述第二运算放大器的两个输入端分别与所述第二 MOS管的漏极和所述第三MOS管的漏极连接。
4.根据权利要求2所述的基准源电路，其特征在于，所述基准电压生成回路还包括第一运算放大器，所述第一运算放大器的输出端与所述第一电压偏置端连接，所述第一运算放大器的两个输入端分别与所述第一 MOS管的漏极和所述第二 MOS管的漏极连接。
5.根据权利要求2所述的基准源电路，其特征在于，所述基准电流生成回路包括第四支路和第五支路，其中，`所述第四支路包括第四MOS管，所述第四MOS管的源极连接到所述辅助电源，栅极与所述第二电压偏置端连接；所述第五支路包括第五MOS管，所述第五MOS管的源极连接到所述辅助电源，栅极与所述第一电压偏置端连接；所述第四MOS管的漏极与所述第五MOS管的漏极均与所述基准电流输出端相连接。
6.根据权利要求3所述的基准源电路，其特征在于，还包括第一电容与第二电容，所述第一电容连接在所述辅助电源与所述第一电压偏置端之间，所述第二电容连接在所述辅助电源与所述第二电压偏置端之间。
7.根据权利要求5所述的基准源电路，其特征在于，所述第一MOS管的宽长比H、V ^ /1第二 MOS管的宽长比f 和第五MOS管的宽长比f满足如下条件:\ L /2\ L /5"w) _(w] _±_(E)所述第三
8.根据权利要求2所述的基准源电路，其特征在于，所述第一和第二三极管为寄生NPN管，所述第一三极管的发射极面积Si与所述第二三极管的发射极面积S2满足如下条件:Si = nxs2,其中，N为预定值。
9.根据权利要求8所述的基准源电路，其特征在于，所述第一电阻的阻值&与所述第二电阻的阻值R2满足如下条件:
10.根据权利要求2-9中任一项所述的基准源电路，其特征在于，所述M0S管为NM0S管。
【文档编号】G05F1/56GK103677051SQ201310746641
【公开日】2014年3月26日 申请日期:2013年12月30日 优先权日:2013年12月30日
【发明者】张辉, 李丹, 吴大军, 曹志强, 朱文俊, 丁学欣 申请人:上海贝岭股份有限公司