参考电压产生电路的制作方法
【专利摘要】本发明公开了一种参考电压产生电路，包括：4个NMOS管和3个PMOS管；三个PMOS管的栅极连接在一起、源极都接电源电压；第一NMOS管的栅极和漏极、第一PMOS管的漏极和第二NMOS管的栅极连接在一起并由该连接位置处输出参考电压；第二PMOS管的漏极和栅极都和第三NMOS管的漏极相连；第四NMOS管的漏极和栅极、第三NMOS管的栅极和第三PMOS管的漏极连接在一起；第一、二、四NMOS管的源极都接地；三个PMOS管和第一NMOS管都工作在饱和区，第二NMOS管工作在线性区，第三和四NMOS管都工作在亚阈值区。第一和二NMOS管的阈值电压相同，参考电压的大小由第一NMOS管的阈值电压和第二NMOS管的源漏电压以及第二和第一NMOS管的沟道的宽长比的比值确定。本发明电路结构非常简单并具有较高的电压精度。
【专利说明】参考电压产生电路
【技术领域】
[0001] 本发明涉及一种半导体集成电路，特别是涉及一种参考电压产生电路。
【背景技术】
[0002] 高精度的参考电压（voltagereference)是许多芯片系统的重要组成部分，芯片 系统例如为很多模拟电路，射频电路，存储器电路，片上系统（SOC)等。
[0003] 传统的参考电压基本都是基于"带隙（bandgap)"技术的产生的，现有带隙参考电 压产生电路即带隙基准电压源是利用硅材料的带隙电压与电压和温度都无关的特性，利用 不同的双极型晶体管的AVbe的正温度系数和双极型晶体管的Vbe的负温度系数互相抵 消，实现低温度漂移、高精度的基准电压，其中Vbe为双极型晶体管的基极和发射极的电压 差。但现有带隙参考电压产生电路需要采用多个不同的镜像电流路径和多个不同的双极型 晶体管形成AVbe的正温度系数和Vbe的负温度系数，电路相对较复杂，成本较高。
【发明内容】
[0004] 本发明所要解决的技术问题是提供一种参考电压产生电路，电路结构简单，成本 低，且具有较高的电压精度。
[0005] 为解决上述技术问题，本发明提供的参考电压产生电路包括：4个NMOS管和3个 PMOS管。
[0006] 第一PMOS管和第一NMOS管组成第一电流路径，第二PMOS管、第二NMOS管和第三 NMOS管组成第二电流路径，第三PMOS管和第四NMOS管组成第三电流路径。
[0007] 所述第一PMOS管、所述第二PMOS管和所述第三PMOS管的栅极连接在一起、源极 都接电源电压，由所述第一PMOS管、所述第二PMOS管和所述第三PMOS的沟道的宽长比确 定互为镜像的所述第一电流路径、所述第二电流路径和所述第三电流路径的电流比。
[0008] 所述第一NMOS管的栅极和漏极、所述第一PMOS管的漏极和所述第二NMOS管的栅 极连接在一起并由该连接位置处输出参考电压。
[0009] 所述第二PMOS管的漏极和栅极都和所述第三NMOS管的漏极相连；所述第四NMOS 管的漏极和栅极、所述第三NMOS管的栅极和所述第三PMOS管的漏极连接在一起。
[0010] 所述第一NMOS管、所述第二NMOS管和所述第四NMOS管的源极都接地。
[0011] 所述4个所述NMOS管和3个所述PMOS管的沟道的宽度和长度尺寸满足：所述第 一PMOS管、所述第二PMOS管、所述第三PMOS管和所述第一NMOS管都工作在饱和区，所述 第二NMOS管工作在线性区，所述第三NMOS管和所述第四NMOS管都工作在亚阈值区。
[0012] 所述第一NMOS管和所述第二NMOS管的阈值电压相同，所述参考电压的大小由所 述第一NMOS管的阈值电压和所述第二NMOS管的源漏电压以及所述第二NMOS管和所述第 一NMOS管的沟道的宽长比的比值确定；所述第二NMOS管的源漏电压为所述第四NMOS管 的栅源电压和所述第三NMOS管的栅源电压的差，由所述第三NMOS管和所述第四NMOS管都 工作在亚阈值区确定所述第二NMOS管的源漏电压和温度成正比，且所述第二NMOS管的源 漏电压的温度系数由所述第三NMOS管和所述第四NMOS管的沟道的宽长比的比值确定；所 述第一NMOS管的阈值电压在OK时的阈值电压基础上会随着温度增加而减小，通过设置所 述第二NMOS管和所述第一NMOS管的沟道的宽长比的比值和所述第三NMOS管和所述第四 NMOS管的沟道的宽长比的比值使所述第二NMOS管的源漏电压的温度系数为正值且和所述 阈值电压的随温度变化的负温度系数相抵消，使所述参考电压和温度无关。
[0013] 进一步的改进是，令所述第一电流路径的电流为I，所述第二电流路径的电流为 aXI，所述第三电流路径的电流为bXI，则所述第二NMOS管和所述第一NMOS管的沟道的宽 长比的比值和所述第三NMOS管和所述第四NMOS管的沟道的宽长比的比值使所述第二NMOS 管的源漏电压的温度系数为正值且和所述阈值电压的随温度变化的负温度系数相抵消的 情形满足如下公式：
【权利要求】
1. 一种参考电压产生电路，其特征在于，包括：4个NMOS管和3个PMOS管； 第一 PMOS管和第一 NMOS管组成第一电流路径，第二PMOS管、第二NMOS管和第三NMOS 管组成第二电流路径，第三PMOS管和第四NMOS管组成第三电流路径； 所述第一 PMOS管、所述第二PMOS管和所述第三PMOS管的栅极连接在一起、源极都接 电源电压，由所述第一 PMOS管、所述第二PMOS管和所述第三PMOS的沟道的宽长比确定互 为镜像的所述第一电流路径、所述第二电流路径和所述第三电流路径的电流比； 所述第一 NMOS管的栅极和漏极、所述第一 PMOS管的漏极和所述第二NMOS管的栅极连 接在一起并由该连接位置处输出参考电压； 所述第二PMOS管的漏极和栅极都和所述第三NMOS管的漏极相连；所述第四NMOS管的 漏极和栅极、所述第三NMOS管的栅极和所述第三PMOS管的漏极连接在一起； 所述第一 NMOS管、所述第二NMOS管和所述第四NMOS管的源极都接地； 所述4个所述NMOS管和3个所述PMOS管的沟道的宽度和长度尺寸满足：所述第一 PMOS管、所述第二PMOS管、所述第三PMOS管和所述第一 NMOS管都工作在饱和区，所述第二 NMOS管工作在线性区，所述第三NMOS管和所述第四NMOS管都工作在亚阈值区； 所述第一 NMOS管和所述第二NMOS管的阈值电压相同，所述参考电压的大小由所述 第一 NMOS管的阈值电压和所述第二NMOS管的源漏电压以及所述第二NMOS管和所述第一 NMOS管的沟道的宽长比的比值确定；所述第二NMOS管的源漏电压为所述第四NMOS管的栅 源电压和所述第三NMOS管的栅源电压的差，由所述第三NMOS管和所述第四NMOS管都工作 在亚阈值区确定所述第二NMOS管的源漏电压和温度成正比，且所述第二NMOS管的源漏电 压的温度系数由所述第三NMOS管和所述第四NMOS管的沟道的宽长比的比值确定；所述第 一 NMOS管的阈值电压在OK时的阈值电压基础上会随着温度增加而减小，通过设置所述第 二NMOS管和所述第一 NMOS管的沟道的宽长比的比值和所述第三NMOS管和所述第四NMOS 管的沟道的宽长比的比值使所述第二NMOS管的源漏电压的温度系数为正值且和所述阈值 电压的随温度变化的负温度系数相抵消，使所述参考电压和温度无关。
2. 如权利要求1所述参考电压产生电路，其特征在于：令所述第一电流路径的电流为 I，所述第二电流路径的电流为a X I，所述第三电流路径的电流为b X I，则所述第二NMOS管 和所述第一 NMOS管的沟道的宽长比的比值和所述第三NMOS管和所述第四NMOS管的沟道 的宽长比的比值使所述第二NMOS管的源漏电压的温度系数为正值且和所述阈值电压的随 温度变化的负温度系数相抵消的情形满足如下公式：
其中，Kvth为所述阈值电压的随温度变化的负温度系数的绝对值，m为所述第三NMOS管 和所述第四NMOS管的亚阈值导通电流的非理想因子，k为玻尔兹曼常数，q为电子电荷，a 为所述第二电流路径和所述第一电流路径的电流比值，b为所述第三电流路径和所述第一 电流路径的电流比值,K1为所述第一 NMOS管的导电因子且K1和所述第一 NMOS管的沟道的 宽长比成正比，K2为所述第二NMOS管的导电因子且K2和所述第二NMOS管的沟道的宽长比 成正比，Κ 3为所述第三NMOS管的导电因子且K3和所述第三NMOS管的沟道的宽长比成正比， K4为所述第四NMOS管的导电因子且K4和所述第四NMOS管的沟道的宽长比成正比。
3. 如权利要求1或2所述参考电压产生电路，其特征在于：所述第一 PMOS管、所述第 二PMOS管和所述第三PMOS的沟道的宽长比相同，所述第一电流路径、所述第二电流路径和 所述第三电流路径的电流相同。
4. 如权利要求1或2所述参考电压产生电路，其特征在于：所述参考电压产生电路还 包括一运算放大器； 所述第四NMOS管的漏极和栅极、所述第三NMOS管的栅极和所述第三PMOS管的漏极连 接在一起且都连接到所述运算放大器的第一输入端； 所述第二PMOS管和所述第三NMOS管的漏极相连且都连接到所述运算放大器的第二输 入端；所述第二PMOS管的栅极连接所述运算放大器的输出端。
【文档编号】G05F1/567GK104516390SQ201410151054
【公开日】2015年4月15日 申请日期:2014年4月16日 优先权日:2014年4月16日
【发明者】徐光磊 申请人:上海华虹宏力半导体制造有限公司