一种rs485通讯收发使能控制电路的制作方法
【专利摘要】本发明公开了一种RS485通讯收发使能控制电路，包括一个集成芯片，集成芯片上的TTL设置4个电平接口，即信号接收接口、RS485接口芯片与主机MCU的接口有3个，RC延时电路包括电容C1、电阻R8、R9，其中RS485芯片的两个使能端RE、DE连接在一起，PNP型三极管Q1对输入信号反相后进行控制并通过电阻R8、电容C1进行延时；RS485电路只通过两个接口RXD、TXD与主机MCU进行连接。本发明的电路简单，成本很低，电阻、电容只有几分钱，在波特率1200～9600的情况下效果完全满足要求；主机MCU的控制程序可不作任何改变；应用此种电路后，产品的现场运行维护量有效降低。
【专利说明】一种RS485通讯收发使能控制电路
【技术领域】
[0001]本发明涉及家庭、企业及公共场所配用电【技术领域】，尤其是涉及一种RS485通讯收发使能控制电路。
【背景技术】
[0002]RS485通讯是采用差分平衡信号进行数据信息传输的一种方式，具有传输距离远、抗干扰能力强、通讯速率高等特点，因此RS485通讯模式在电能表通讯电路中得到了广泛的应用。RS485通讯电路核心是一个集成芯片(附图1中的U3)，其中TTL电平接口共有4个(信号接收、信号接收使能、信号发送、信号发送使能)，因两个使能信号有效电平相反并且RS485通讯为半双工模式，所以在实际应用中是将两个使能信号接在一起用一个信号来控制，因此实际上RS485接口芯片与主机MCU的接口有3个(即接收、发送、使能，对应附图1中RXDl、TXDl、CTRl);在电能表上R485通讯接口与主机电路间要求必须隔离，因此RS485接口芯片与主机MCU的接口是通过光电耦合器来连接的(见图1)。在电能表上因成本、MCU资源、线路布局等方面的限制，很多情况下会采用一种更简化的电路接口方式，即MCU与RS485芯片之间只有接收、发送信号两个接口，RS485芯片的使能端控制靠发送信号本身来实现(见图2)。
【发明内容】
[0003]本发明的目的在于通过一种RS485通讯收发使能控制电路简化方式。
[0004]一种RS485通讯收发使能控制电路，包括一个集成芯片，集成芯片上的TTL设置4个电平接口，即信号接收接口、信号接收使能接口、信号发送接口、信号发送使能接口，RS485接口芯片与主机MCU的接口有3个，即接收接口、发送接口、使能接口，RS485接口芯片与主机MCU的接口是通过光电耦合器来连接，MCU与RS485芯片之间设置接收、发送信号两个接口，还设置一个RC延时电路，RC延时电路包括电容Cl、电阻R8、R9，其中RS485芯片的两个使能端RE、DE连接在一起，PNP型三极管Ql对输入信号反相后进行控制并通过电阻R8、电容Cl进行延时；RS485电路只通过两个接口 RXD、TXD与主机MCU进行连接。
[0005]一种RS485通讯信息使能控制的简化方式，其中，包括如下内容:
通过对RS485通讯电路的分析可知，图2所示的电路方式在利用发送信号本身控制RS485芯片使能端时有一个问题，就是当主机MCU发送信号“O”时，RS485芯片工作于发送模式，信号“O”可以正常的发送到总线上(总线状态为A负B正)；当主机MCU发送信号“I”时，RS485芯片则切换为接收模式，总线被释放，此时若总线上无匹配电阻或其它低阻抗负载的情况下，总线因受电路上设置的A线上拉和B线下拉电阻的影响而处于A正B负的状态从而等效于发送了信号“I”。这也就是说在RS485通讯总线上负载很轻时才能采用此种电路模式实现通讯功能，一旦RS485通讯总线上接有阻抗匹配电阻(典型应用为两个120欧姆电阻并接于RS485总线距离远的两端，如附图2中现场总线上并接的RX1、RX2)，由于上拉、下拉电阻和匹配负载电阻串接分压后在总线上得到的电压值很小(在上拉、下拉电阻取值10千欧姆时约20mV，远小于RS485总线正逻辑电平200mV的要求)，所以必然导致通讯不能正常进行。通过主机MCU发送数据“55H”时对图2中@1处和@2、@3处的波形进行测试，结果见图4 ;从图4中可以发现RS485总线@2、§3处电平只有负电平满足RS485总线逻辑电平200mV的要求，而正电平不满足要求。
[0006]改进思路:由于问题是因为发送信号“ I”时RS485芯片使能控制端没有继续维持在发送模式造成的，所以可利用单稳电路延时或其它延时电路来对信号“O”进行延时(通讯是按字节进行的，在正式传输数据前必须先发送一个“O”电平的起始位)，使RS485芯片使能端在一个字节的通讯过程中一直维持发送状态即可有效保证正常通讯。根据此思路，为了不增加太多的成本，采用了简单的RC电路进行延时，如图3(图中标记Xl处，新增加了电阻R8和电容Cl)。
[0007]改进后电路的工作原理:当主机MCU发送数据时，第一个数据位是“O”电平的起始位(串行通讯字节发送格式规范，可参考DL/T645-1997多功能电能表通信规约5.1节)，此输入电平使图3中TXDl由高电平“I”变为低电平“0”，TXDl的“O”电平通过由R3、Q1、R9构成的反相电路后，在电阻R9上形成高电平(图3中@4处)，此高电平直接控制RS485通讯转换芯片的使能端，使RS485通讯转换芯片由接收状态转换为发送状态，在这个发送状态下RS485通讯转换芯片将TXDl的“O”电平发送到RS485总线上；在@4处电平变高后同时通过电阻R8对电容Cl充电，充电时间常数设计为100 μ S，在电能表中以标准最高通讯速率9600bps为例，一个数据位的时间为104μ S，因此，不管起始位之后的数据是“O”还是“1”，在起始位持续期间，电容Cl就能够完成充电。当数据起始位结束后，若后续数据是“0”，则@4处仍为高电平，RS485通讯转换芯片继续保持在发送状态，将数据“O”发送到RS485总线上；若后续数据是“1”，则三极管Ql被截止，@4处电平由电容Cl上存贮的电荷来保持一定时间的高电平，这个时间由电容Cl、电阻R8、R9、RS485芯片的输入阻抗等决定，我们将此参数设计为IOmS (以标准默认的最常用的通讯速率1200bps为例，一个数据位的时间为833 μ S，8个数据位的时间 约6.7mS,因此10 mS的时间可以保证数据的有效发送)也就是说，在“O”电平的数据起始位结束后的10 mS时间里，不管后续发送的数据是“I”还是“0”，RS485芯片会一直保持发送的状态，这也就是我们要达到的目的。
[0008]通过测试，改进后的电路完全满足要求，在RS485总线上接入54欧姆匹配电阻的情况下仍然可以正常的通讯。通过主机MCU发送数据“55H”时对图3中@1处和@2、@3处的波形进行测试，结果见图5 ;从图5中可以发现RS485总线@2、@3处正负电平均能够满足RS485总线逻辑电平200mV的要求，从而保证了可靠的通讯。
[0009]本发明的电路简单，成本很低，电阻、电容只有几分钱，在波特率1200~9600的情况下效果完全满足要求；主机MCU的控制程序可不作任何改变；应用此种电路后，产品的现场运行维护量有效降低。
【专利附图】
【附图说明】
[0010]图1为现有RS485通讯电路图；
图2为常用MCU与RS485芯片通讯的简化接口方式图；
图3为本发明的MCU与RS485芯片通讯使能控制的简化方式图；
图4为常用简化方式之后的RS485总线逻辑电平波形图；图5为本发明采用简化方式之后的RS485总线逻辑电平波形图。
【具体实施方式】
[0011]RS485芯片的两个使能端(/RE、DE)连接在一起利用PNP型三极管Ql对输入信号反相后进行控制并通过电阻(R8)、电容(Cl)进行延时；RS485电路只通过两个接口(图3中的RXD、TXD)与主机MCU进行连接。
[0012]根据图3所示电路原理并依据测试验证的结果，将此电路形式应用于多种产品中，如DDS566-D6 (单相液晶显示带485接口电能表，供货数量超过20万只)、DDSF566-845(单相液晶显示带485接口防窃电电能表，供货数量超过2万只)，这些产品应用这项技术后在现场安装运行中未再出现过因RS485总线匹配电阻问题而不能通讯的现象。
[0013]一种RS485通讯收发使能控制电路，包括一个集成芯片，集成芯片上的TTL设置4个电平接口，即信号接收接口、信号接收使能接口、信号发送接口、信号发送使能接口，RS485接口芯片与主机M⑶的接口有3个，即接收接口、发送接口、使能接口，RS485接口芯片与主机MCU的接口是通过光电耦合器来连接，MCU与RS485芯片之间设置接收、发送信号两个接口，还设置一个RC延时电路，RC延时电路包括电容Cl、电阻R8、R9，其中RS485芯片的两个使能端RE、DE连接在一起，PNP型三极管Ql对输入信号反相后进行控制并通过电阻R8、电容Cl进行延时；RS485电路只通过两个接口 RXD、TXD与主机MCU进行连接。
[0014]一种RS485通 讯信息使能控制的简化方式，其中，包括如下内容:
通过对RS485通讯电路的分析可知，图2所示的电路方式在利用发送信号本身控制RS485芯片使能端时有一个问题，就是当主机MCU发送信号“O”时，RS485芯片工作于发送模式，信号“O”可以正常的发送到总线上(总线状态为A负B正)；当主机MCU发送信号“I”时，RS485芯片则切换为接收模式，总线被释放，此时若总线上无匹配电阻或其它低阻抗负载的情况下，总线因受电路上设置的A线上拉和B线下拉电阻的影响而处于A正B负的状态从而等效于发送了信号“I”。这也就是说在RS485通讯总线上负载很轻时才能采用此种电路模式实现通讯功能，一旦RS485通讯总线上接有阻抗匹配电阻(典型应用为两个120欧姆电阻并接于RS485总线距离远的两端，如附图2中现场总线上并接的RX1、RX2)，由于上拉、下拉电阻和匹配负载电阻串接分压后在总线上得到的电压值很小(在上拉、下拉电阻取值10千欧姆时约20mV，远小于RS485总线正逻辑电平200mV的要求)，所以必然导致通讯不能正常进行。通过主机MCU发送数据“55H”时对图2中@1处和@2、@3处的波形进行测试，结果见图4 ;从图4中可以发现RS485总线@2、§3处电平只有负电平满足RS485总线逻辑电平200mV的要求，而正电平不满足要求。
[0015]改进思路:由于问题是因为发送信号“I”时RS485芯片使能控制端没有继续维持在发送模式造成的，所以可利用单稳电路延时或其它延时电路来对信号“O”进行延时(通讯是按字节进行的，在正式传输数据前必须先发送一个“O”电平的起始位)，使RS485芯片使能端在一个字节的通讯过程中一直维持发送状态即可有效保证正常通讯。根据此思路，为了不增加太多的成本，采用了简单的RC电路进行延时，如图3(图中标记Xl处，新增加了电阻R8和电容Cl)。
[0016]改进后电路的工作原理:当主机MCU发送数据时，第一个数据位是“O”电平的起始位(串行通讯字节发送格式规范，可参考DL/T645-1997多功能电能表通信规约5.1节)，此输入电平使图3中TXDl由高电平“I”变为低电平“O”，TXDl的“O”电平通过由R3、Q1、R9构成的反相电路后，在电阻R9上形成高电平(图3中@4处)，此高电平直接控制RS485通讯转换芯片的使能端，使RS485通讯转换芯片由接收状态转换为发送状态，在这个发送状态下RS485通讯转换芯片将TXDl的“O”电平发送到RS485总线上；在§4处电平变高后同时通过电阻R8对电容Cl充电，充电时间常数设计为100 μ S，在电能表中以标准最高通讯速率9600bps为例，一个数据位的时间为104μ S，因此，不管起始位之后的数据是“O”还是“1”，在起始位持续期间，电容Cl就能够完成充电。当数据起始位结束后，若后续数据是“0”，则@4处仍为高电平，RS485通讯转换芯片继续保持在发送状态，将数据“O”发送到RS485总线上；若后续数据是“1”，则三极管Ql被截止，@4处电平由电容Cl上存贮的电荷来保持一定时间的高电平，这个时间由电容Cl、电阻R8、R9、RS485芯片的输入阻抗等决定，我们将此参数设计为IOmS (以标准默认的最常用的通讯速率1200bps为例，一个数据位的时间为833 μ S，8个数据位的时间约6.7mS,因此10 mS的时间可以保证数据的有效发送)也就是说，在“O”电平的数据起始位结束后的10 mS时间里，不管后续发送的数据是“I”还是“0”，RS485芯片会一直保持发送的状态，这也就是我们要达到的目的。
[0017]通过测试，改进后的电路完全满足要求，在RS485总线上接入54欧姆匹配电阻的情况下仍然可以正常的通讯。通过主机MCU发送数据“55H”时对图3中@1处和@2、@3处的波形进行测试，结果见图5 ;从图5中可以发现RS485总线@2、@3处正负电平均能够满足RS485总线逻辑电平200mV的要求，从而保证了可靠的通讯。
[0018]本发明的电路简单，成本很低，电阻、电容只有几分钱，在波特率1200~9600的情况下效果完全满足 要求；主机MCU的控制程序可不作任何改变；应用此种电路后，产品的现场运行维护量有效降低。
【权利要求】
1.一种RS485通讯收发使能控制电路，包括一个集成芯片，集成芯片上的TTL设置4个电平接口，即信号接收接口、信号接收使能接口、信号发送接口、信号发送使能接口，RS485接口芯片与主机MCU的接口有3个，即接收接口、发送接口、使能接口，RS485接口芯片与主机MCU的接口是通过光电耦合器来连接，MCU与RS485芯片之间设置接收、发送信号两个接口，其特征在于，还设置一个RC延时电路，RC延时电路包括电容Cl、电阻R8、R9，其中RS485芯片的两个使能端RE、DE连接在一起，PNP型三极管Ql对输入信号反相后进行控制并通过电阻R8、电容Cl进行延时；RS485电路只通过两个接口 RXD、TXD与主机MCU进行连接。
【文档编号】G05B19/04GK103970048SQ201410208549
【公开日】2014年8月6日 申请日期:2014年5月17日 优先权日:2014年5月17日
【发明者】陈素华, 张元敏, 王红玲, 殷志锋, 周雅 申请人:许昌学院