一种长距离传输jtag信号的装置、仿真系统及其方法
【专利摘要】本发明公开一种长距离传输JTAG信号的装置、仿真系统及其方法。该长距离传输JTAG信号的装置增加在仿真器与CPU之间的JTAG信号传输路径上用于延长JTAG信号的传输距离，该长距离传输JTAG信号的装置包括两个单端转差分电路、两个差分转单端电路、外加时钟信号电路、两个信号缓冲电路。本发明通过将仿真器的TMS引脚、TDI引脚上拉，并采用差分信号传输，经信号缓冲后接入CPU的JTAG接口；而CPU的JTAG接口的TDO信号经差分传输、信号缓冲后接入仿真器的JTAG接口；将该外加时钟信号接至仿真器接口的CLK_RET引脚，用于同步JTAG协议的时钟，因此，本发明可以有效延长JTAG信号的传输距离。
【专利说明】一种长距离传输JTAG信号的装置、仿真系统及其方法
【技术领域】
[0001]本发明属于工业自动化电子【技术领域】，特别是涉及到一种长距离传输JTAG信号的装置、具有该长距离传输JTAG信号的装置的仿真系统、及该长距离传输JTAG信号的装置的长距离传输JTAG信号的方法。
【背景技术】
[0002]JTAG(联合测试行动组)是一种广泛应用于微处理器的测试性设计方法，自从1990年颁布为IEEE1149.1-1990标准以后，边界扫描技术得到了迅速发展，目前广泛应用于电路的边界扫描测试和可编程芯片的在线系统编程。对于DSP、FPGA等器件来说，JTAG接口的仿真器是其唯一支持在线仿真的工具。所以，JTAG接口在DSP系统、嵌入式系统中都是必要的标准接口。
[0003]然而，由于现在的微处理器一般采用低电压、低功耗设计，其JTAG接口的驱动能力受到了严重的制约，在长距离使用上，JTAG根本无法工作。但是，在很多场合，尤其是工业自动化产品开发维护过程中，都需要在6英寸以外的范围对处理器进行硬件仿真调试和JTAG烧写程序，JTAG接口的这种短距离特性严重制约了处理器的使用场合和功能，因而急需一种能够实现长距离JTAG的方法来突破这个瓶颈。
【发明内容】
[0004]针对现有技术的不足，本发明提供一种长距离传输JTAG信号的装置、具有该长距离传输JTAG信号的装置的仿真系统、及该长距离传输JTAG信号的装置的长距离传输JTAG信号的方法，其能有效延长JTAG信号的传输距离。
[0005]本发明是这样实现的，一种长距离传输JTAG信号的装置，其增加在仿真器与CPU之间的JTAG信号传输路径上用于延长JTAG信号的传输距离，该长距离传输JTAG信号的装置包括第一单端转差分电路、第二单端转差分电路、第一差分转单端电路、第二差分转单端电路、外加时钟信号电路、第一信号缓冲电路、第二信号缓冲电路；
[0006]其中，该仿真器的JTAG插头的TMS引脚、TDI引脚接入该第一单端转差分电路用于将TMS信号、TDI信号转换为差分信号，经差分传输路径到达该第一差分转单端电路还原成标准的TMS信号、TDI信号，经该第一信号缓冲电路接入该CPU的JTAG引脚，该TMS引脚、该TDI引脚分别连接一个上拉电阻R1、R2 ;该仿真器的CLK引脚输出的JTAG时钟信号经长线缆传输接入该CPU，该CPU的TDO引脚接入该第二单端转差分电路将TDO信号转换成差分信号，通过差分传输路径传输到该第二差分转单端电路还原成标准的TDO信号，经该第二信号缓冲电路接入该仿真器的JTAG插头的TDO引脚；该外加时钟信号电路的外加时钟信号经该第二单端转差分电路、该第二差分转单端电路后进入该仿真器的JTAG插头的TCK_RET引脚，用于同步JTAG协议中的时钟。
[0007]作为上述方案的进一步改进，从该仿真器的CLK引脚出来的JTAG时钟信号经长线缆传输后端接电阻R3再接入该CPU。优选地，电阻R3采用串联端接。
[0008]作为上述方案的进一步改进，该外加时钟信号电路采用晶振实现该外加时钟信号的输出。
[0009]本发明还提供一种仿真系统，其包括仿真器、CPU、增加在该仿真器与该CPU之间的JTAG信号传输路径上用于延长JTAG信号的传输距离的长距离传输JTAG信号的装置，该长距离传输JTAG信号的装置包括第一单端转差分电路、第二单端转差分电路、第一差分转单端电路、第二差分转单端电路、外加时钟信号电路、第一信号缓冲电路、第二信号缓冲电路；
[0010]其中，该仿真器的JTAG插头的TMS引脚、TDI引脚接入该第一单端转差分电路用于将TMS信号、TDI信号转换为差分信号，经差分传输路径到达该第一差分转单端电路还原成标准的TMS信号、TDI信号，经该第一信号缓冲电路接入该CPU的JTAG引脚，该TMS引脚、该TDI引脚分别连接一个上拉电阻Rl、R2 ;该仿真器的CLK引脚使JTAG时钟信号经长线缆传输接入该CPU，该CPU的TDO引脚接入该第二单端转差分电路将TDO信号转换成差分信号，通过差分传输路径传输到该第二差分转单端电路还原成标准的TDO信号，经该第二信号缓冲电路接入该仿真器的JTAG插头的TDO引脚；该外加时钟信号电路的外加时钟信号经该第二单端转差分电路、该第二差分转单端电路后进入该仿真器的JTAG插头的TCK_RET引脚，用于同步JTAG协议中的时钟。
[0011]作为上述方案的进一步改进，从该仿真器的CLK引脚出来的JTAG时钟信号经长线缆传输后端接电阻R3再接入该CPU。优选地，电阻R3采用串联端接。
[0012]作为上述方案的进一步改进，该外加时钟信号电路采用晶振实现该外加时钟信号的输出。
[0013]本发明还提供一种长距离传输JTAG信号的方法，其应用于上述任意所述的长距离传输JTAG信号的装置中、或应用于上述任意所述的仿真系统的长距离传输JTAG信号的装置中，用于在仿真器与CPU之间的JTAG信号传输路径上延长JTAG信号的传输距离，该长距离传输JTAG信号的方法包括以下步骤:
[0014]将该仿真器的JTAG插头的TMS引脚、TDI引脚接入该第一单端转差分电路用于将TMS信号、TDI信号转换为差分信号，经差分传输路径到达该第一差分转单端电路还原成标准的TMS信号、TDI信号，经该第一信号缓冲电路接入该CPU的JTAG引脚，该TMS引脚、该TDI引脚分别连接一个上拉电阻Rl、R2 ；
[0015]将该仿真器的CLK引脚输出的JTAG时钟信号经长线缆传输接入该CPU ；
[0016]该CPU的TDO引脚接入该第二单端转差分电路将TDO信号转换成差分信号，通过差分传输路径传输到该第二差分转单端电路还原成标准的TDO信号，经该第二信号缓冲电路接入该仿真器的JTAG插头的TDO引脚；
[0017]该外加时钟信号电路的外加时钟信号经该第二单端转差分电路、该第二差分转单端电路后进入该仿真器的JTAG插头的TCK_RET引脚，用于同步JTAG协议中的时钟。
[0018]JTAG信号无法长距离传输的原因在于处理器(CPU)的驱动能力有限、易受外界电磁环境干扰、信号完整性的缺失。本发明通过将仿真器的TMS引脚、TDI引脚上拉，并采用差分信号传输，经第一信号缓冲电路接入CPU的JTAG接口；而CPU的JTAG接口的TDO信号经差分传输、第二信号驱动缓冲电路接入仿真器的JTAG接口 ；又设计外加时钟信号，将该外加时钟信号接至仿真器接口的CLK_RET引脚，用于同步JTAG协议的时钟，因此，采用本发明可以有效延长JTAG信号的传输距离，还可以简化产品的开发设计及维护工作，且在不打开机箱的情况下，就能通过JTAG实现对产品的程序仿真、程序更新维护等工作，大大减少不必要的劳动，提高工作效率。
【专利附图】
【附图说明】
[0019]图1为本发明较佳实施方式提供的具有长距离传输JTAG信号的装置的仿真系统的结构示意图。
【具体实施方式】
[0020]为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
[0021]请参阅图1，仿真系统包括仿真器1、CPU 2、长距离传输JTAG信号的装置3。长距离传输JTAG信号的装置3增加在仿真器I与CPU 2之间的JTAG信号传输路径上用于延长JTAG信号的传输距离。
[0022]JTAG信号无法长距离传输的原因在于处理器驱动能力有限、传输线损耗过大及信号完整性的缺失。本发明解决方法在于增强处理器的驱动能力、减少传输线的损耗，保证信号完整性。因而在JTAG信号的传输路径上增加差分转换驱动电路即长距离传输JTAG信号的装置3。
[0023]长距离传输JTAG信号的装置3包括第一单端转差分电路31、第二单端转差分电路32、第一差分转单端电路33、第二差分转单端电路34、外加时钟信号电路35、第一信号缓冲电路36、第二信号缓冲电路37。
[0024]TMS信号、CLK信号、TDI信号作为一组信号从仿真器I出来后，TMS信号、TDI信号经过单端转LVDS差分电路即第一单端转差分电路31转换为差分信号，经差分传输路径到达LVDS差分转单端电路即第一差分转单端电路33还原成标准的TMS信号、TDI信号进入CPU 2，从而完成数据的传输。
[0025]CLK信号到达CPU 2后经第二单端转差分电路32的差分转换为差分信号后，经差分传输路径，再由第二差分转单端电路34反差分为TCK_RET后进入仿真器I。
[0026]CPU 2输出TDO信号，TDO信号从CPU 2出来经过单端转LVDS电路即第二单端转差分电路32转换成LVDS差分信号，通过差分传输路径传输到LVDS转单端电路即第二差分转单端电路34还原成标准的TDO信号到达仿真器，完成TDO数据的传输。在接收端加匹配阻抗的电阻，减少信号的反射，以保证信号的完整性。采用差分信号传输，传输距离和抗干扰能力得到很大加强。在接收端端接匹配的电阻，保证信号的完整性。
[0027]也就是说，具体的方法为如下。
[0028]仿真器I的JTAG插头的TMS引脚、TDI引脚接入单端转差分电路(第一单端转差分电路31)转换为差分信号，经差分传输路径到达差分转单端电路(第一差分转单端电路33)还原成标准的TMS信号、TDI信号，经缓冲电路(第一信号缓冲电路36)接入处理器(CPU2)的JTAG引脚。仿真器I的插头的TMS引脚、TDI引脚分别连接一个上拉电阻Rl、R2。
[0029]仿真器I的JTAG时钟信号经长线缆传输，接入处理器，JTAG时钟信号因为长距离传输，为减少信号反射，端接电阻R3，考虑到高速处理器驱动能力过小，采用串联端接。
[0030]处理器的TDO信号接入单端转电路(第二单端转差分电路32)转换成差分信号，通过差分传输路径传输到转单端电路(第二差分转单端电路34)还原成标准TDO信号，经缓冲电路(第二信号缓冲电路37)接入仿真器I的JTAG插头的TDO引脚。另外，外加时钟信号电路35的外加时钟信号经单端转差分(第二单端转差分电路32)、差分转单端(第二差分转单端电路34)后进入仿真器I的插头的TCK_RET引脚，用于同步JTAG协议中的时钟。外加时钟信号电路35可采用晶振实现外加时钟信号的输出。
[0031]综上所述，本发明为了解决JTAG信号无法长距离传输的技术问题，主要改进之处有:
[0032]1:将仿真器I的TMS引脚、TDI引脚上拉，并采用差分信号传输，经缓冲后接入处理器的JTAG接口 ；
[0033]2:将仿真器I的CLK引脚接电阻R3后接入接入处理器的JTAG接口 ；
[0034]3:处理器的JTAG接口的TDO信号经差分传输、缓冲后接入仿真器的JTAG接口 ；
[0035]4:外接时钟信号至仿真器I的接口的CLK_RET引脚，用于同步JTAG协议的时钟。
[0036]因此，本发明能提升处理器的驱动能力，因而处理器不易受外界电磁环境干扰，避免信号完整性的缺失。
[0037]以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种长距离传输JTAG信号的装置，其增加在仿真器与CPU之间的JTAG信号传输路径上用于延长JTAG信号的传输距离，其特征在于:该长距离传输JTAG信号的装置包括第一单端转差分电路、第二单端转差分电路、第一差分转单端电路、第二差分转单端电路、外力口时钟信号电路、第一信号缓冲电路、第二信号缓冲电路； 其中，该仿真器的JTAG插头的TMS引脚、TDI引脚接入该第一单端转差分电路用于将TMS信号、TDI信号转换为差分信号，经差分传输路径到达该第一差分转单端电路还原成标准的TMS信号、TDI信号，经该第一信号缓冲电路接入该CPU的JTAG引脚，该TMS引脚、该TDI引脚分别连接一个上拉电阻Rl、R2 ;该仿真器的CLK引脚输出的JTAG时钟信号经长线缆传输接入该CPU，该CPU的TDO弓I脚接入该第二单端转差分电路将TDO信号转换成差分信号，通过差分传输路径传输到该第二差分转单端电路还原成标准的TDO信号，经该第二信号缓冲电路接入该仿真器的JTAG插头的TDO引脚；该外加时钟信号电路的外加时钟信号经该第二单端转差分电路、该第二差分转单端电路后进入该仿真器的JTAG插头的TCK_RET引脚，用于同步JTAG协议中的时钟。
2.根据权利要求1所述的长距离传输JTAG信号的装置，其特征在于:从该仿真器的CLK引脚出来的JTAG时钟信号经长线缆传输后端接电阻R3再接入该CPU。
3.根据权利要求2所述的长距离传输JTAG信号的装置，其特征在于:电阻R3采用串联端接。
4.根据权利要求1所述的长距离传输JTAG信号的装置，其特征在于:该外加时钟信号电路采用晶振实现该外加时钟信号的输出。
5.—种仿真系统,其包括仿真器与CPU,其特征在于:在该仿真器与该CPU之间的JTAG信号传输路径上增加了用于延长JTAG信号的传输距离的长距离传输JTAG信号的装置，该长距离传输JTAG信号的装置包括第一单端转差分电路、第二单端转差分电路、第一差分转单端电路、第二差分转单端电路、外加时钟信号电路、第一信号缓冲电路、第二信号缓冲电路； 其中，该仿真器的JTAG插头的TMS引脚、TDI引脚接入该第一单端转差分电路用于将TMS信号、TDI信号转换为差分信号，经差分传输路径到达该第一差分转单端电路还原成标准的TMS信号、TDI信号，经该第一信号缓冲电路接入该CPU的JTAG引脚，该TMS引脚、该TDI引脚分别连接一个上拉电阻Rl、R2 ;该仿真器的CLK引脚使JTAG时钟信号经长线缆传输接入该CPU，该CPU的TDO引脚接入该第二单端转差分电路将TDO信号转换成差分信号，通过差分传输路径传输到该第二差分转单端电路还原成标准的TDO信号，经该第二信号缓冲电路接入该仿真器的JTAG插头的TDO引脚；该外加时钟信号电路的外加时钟信号经该第二单端转差分电路、该第二差分转单端电路后进入该仿真器的JTAG插头的TCK_RET引脚，用于同步JTAG协议中的时钟。
6.根据权利要求5所述的仿真系统，其特征在于:从该仿真器的CLK引脚出来的JTAG时钟信号经长线缆传输后端接电阻R3再接入该CPU。
7.根据权利要求6所述的仿真系统，其特征在于:电阻R3采用串联端接。
8.根据权利要求5所述的仿真系统，其特征在于:该外加时钟信号电路采用晶振实现该外加时钟信号的输出。
9.一种长距离传输JTAG信号的方法,其应用于如权利要求1至4所述的长距离传输JTAG信号的装置中、或应用于如权利要求5至8所述的仿真系统的长距离传输JTAG信号的装置中，用于在仿真器与CPU之间的JTAG信号传输路径上延长JTAG信号的传输距离，其特征在于:该长距离传输JTAG信号的方法包括以下步骤: 将该仿真器的JTAG插头的TMS引脚、TDI引脚接入该第一单端转差分电路用于将TMS信号、TDI信号转换为差分信号，经差分传输路径到达该第一差分转单端电路还原成标准的TMS信号、TDI信号，经该第一信号缓冲电路接入该CPU的JTAG引脚，该TMS引脚、该TDI弓I脚分别连接一个上拉电阻Rl、R2 ; 将该仿真器的CLK引脚输出的JTAG时钟信号经长线缆传输接入该CPU ； 该CPU的TDO引脚接入该第二单端转差分电路将TDO信号转换成差分信号，通过差分传输路径传输到该第二差分转单端电路还原成标准的TDO信号，经该第二信号缓冲电路接入该仿真器的JTAG插头的TDO引脚； 该外加时钟信号电路的外加时钟信号经该第二单端转差分电路、该第二差分转单端电路后进入该仿真器的JTAG插头的TCK_RET引脚，用于同步JTAG协议中的时钟。
【文档编号】G05B17/02GK104330978SQ201410520123
【公开日】2015年2月4日 申请日期:2014年9月30日 优先权日:2014年9月30日
【发明者】周保同, 黄超, 叶冬锋 申请人:苏州天准精密技术有限公司