基准电流产生电路的制作方法
【专利摘要】本发明公开了一种基准电流产生电路，包括构成电流镜结构的第一晶体管、第二晶体管和第三晶体管；第四晶体管，其栅极与其漏极及所述第二晶体管的漏极相连；源极接地；第五晶体管，其栅极与所述第四晶体管的栅极相连，漏极与所述第一晶体管的漏极相连；第六晶体管，其漏极与所述第五晶体管的源极相连，源极接地；以及分压器，向所述第六晶体管的栅极提供使所述第六晶体管工作在线性区的偏置电压。本发明提出的基准电流产生电路用工作在深度线性区的晶体管代替电阻，能够产生受温度或工艺参数影响较小的精确度高的基准电流。
【专利说明】基准电流产生电路
【技术领域】
[0001] 本发明设及集成电路设计，特别设及一种产生基准电流的电路。
【背景技术】
[0002] 在模拟COMS集成电路设计的过程中，经常需要一个可W产生基准电流的电路为 其他电路提供一个偏置电流，例如电流镜电路。目前，最简单也最常用的电路结构是如图 1所示的与电源无关的偏置。在图1所示电路中，电路由自己偏置，晶体管M3和M4复制了 lout,从而确定了 Iref。从本质上讲，Iref被"自举"到lout。电阻Rs的功能是确定唯一 的电流值。如果忽略体效应，可得：
[0003]
【权利要求】
1. 一种基准电流产生电路，其特征在于，包括： 构成电流镜结构的第一晶体管、第二晶体管和第三晶体管，所述第一晶体管的栅极与 其漏极、所述第二晶体管的栅极和所述第三晶体管的栅极相连；所述第一晶体管、第二晶体 管和第三晶体管的源极接电源电压，所述第三晶体管的漏极为所述基准电流产生电路的输 出立而； 第四晶体管，其栅极与其漏极及所述第二晶体管的漏极相连，源极接地； 第五晶体管，其栅极与所述第四晶体管的栅极相连，漏极与所述第一晶体管的漏极相 连； 第六晶体管，其漏极与所述第五晶体管的源极相连，源极接地； 分压器，向所述第六晶体管的栅极提供使所述第六晶体管工作在线性区的偏置电压。
2. 根据权利要求1所述的基准电流产生电路，其特征在于，还包括： 第七晶体管，其栅极与其漏极及所述第五晶体管的漏极相连，其漏极与所述第一晶体 管的漏极相连； 第八晶体管，其栅极与所述第七晶体管的栅极相连，漏极与所述第二晶体管的漏极相 连，源极与所述第四晶体管的漏极相连。
3. 根据权利要求1所述的基准电流产生电路，其特征在于，所述分压器包括在所述电 源电压和地之间串联的第一分压元件和第二分压元件，所述第六晶体管的栅极连接于所述 第一分压元件和所述第二分压元件之间。
4. 根据权利要求1所述的基准电流产生电路，其特征在于，所述第一晶体管和所述第 二晶体管的尺寸相同。
5. 根据权利要求2所述的基准电流产生电路，其特征在于，所述第七晶体管和所述第 八晶体管的尺寸相同。
6. 根据权利要求4所述的基准电流产生电路，其特征在于，所述第一分压元件为电阻。
7. 根据权利要求4所述的基准电流产生电路，其特征在于，所述第二分压元件包括均 工作于饱和区的第九晶体管和第十晶体管，其中所述第九晶体管的栅极与其漏极、所述第 六晶体管的栅极和所述第一分压元件相连；所述第十晶体管的栅极与其漏极相连，源极接 地。
8. 根据权利要求7所述的基准电流产生电路，其特征在于，所述偏置电压为所述第九 晶体管和第十晶体管的阈值电压之和。
9. 根据权利要求4所述的基准电流产生电路，其特征在于，所述第二分压元件包括： 串联的第一电阻和第二电阻，所述第一电阻与所述第六晶体管的栅极及所述第一分压 元件相连，所述第二电阻接地； 三极管，其基极连接于所述第一电阻和第二电阻之间，其发射极与所述第六晶体管的 栅极相连，其集电极接地。
10. 根据权利要求4所述的基准电流产生电路，其特征在于，所述第二分压元件为稳压 二极管，其正极连接所述第一分压元件，其负极接地。
【文档编号】G05F1/56GK104503527SQ201410686561
【公开日】2015年4月8日 申请日期:2014年11月25日 优先权日:2014年11月25日
【发明者】闫俊驰, 张宁, 单一钟, 张轩 申请人:上海华力微电子有限公司