启动电路、基准电流生成方法和低压带隙基准电路

涉及模拟集成电路。

背景技术：

1、带隙基准电路作为基准电流源或电压源能够提供参考电流和参考电压，其可作为构成低压降线性稳压器或led驱动电路等电路的模块或为运算放大器提供偏置电流等，广泛应用于集成电路中。传统结构的带隙基准电路能够提供约为1.25v的基准电压，同时带隙基准电路需要跟随电源上电摆脱简并点建立稳定且正常的工作状态，故包含启动电路部分。图1为带隙基准电路，虚线右侧为核心电路，左侧为启动电路。

2、带隙基准电路主要通过将与绝对温度正相关的电流转换为与绝对温度正相关的电压并与三极管发射结电压的分配组合得到与温度无关的电压。如图1所示带隙基准电路主要由核心电路和启动电路构成，其中核心电路由运算放大器a1、pmos晶体管m1、m2、pnp型三极管q1、q2和电阻r0构成，pmos晶体管m1和m2尺寸相同，考虑到版图设计，图中n通常为8、24、48整数等。运放驱动pmos晶体管m1、m2为两臂提供电流id1、id2，并构成正负、反馈回路且id1＝id2，三极管电流电压方程为则因此流过pnp型三极管q1、q2的电流密度之比为n：1，在电阻r0上的电压降为pnp型三极管q1、q2发射结电压之差vtlnn，其中故产生与绝对温度正相关的电流由于pmos晶体管m3尺寸与m1、m2相同，故输出支路电流大小与iptat相等在电阻r1上产生电压降并与pnp型三极管q3发射结电压组合得到基准电压，其值通常为1.25v。启动电路主要由pmos晶体管msa和nmos晶体管msb、msc构成，由于pmos晶体管msa栅极接负电源轨，随着电源上电，pmos晶体管msa导通故其漏极电位升高即nmos晶体管msb栅极电位升高，nmos晶体管msb导通由其漏极拉低pmos晶体管m1、m2栅极电位为两臂提供足够大的电流，使带隙基准电路成功启动，最后通过nmos晶体管msc关断nmos晶体管msb至此完成上电过程。然而随着超大规模集成电路工艺的发展，芯片工作电压越来越低，传统结构难以在低电压电源下工作，因此选择低压带隙基准电路结构以得到低参考电压，但是由于引入的并联支路致使存在第三简并点，仅使用常规启动电路在电源电压受到扰动的情况下，可能使带隙基准电路偏离正常工作状态无法满足正常需求。

技术实现思路

1、为解决现有技术中存在的，传统结构难以在低电压电源下工作，因此选择低压带隙基准电路结构以得到低参考电压，但是由于引入的并联支路致使存在第三简并点，仅使用常规启动电路在电源电压受到扰动的情况下，可能使带隙基准电路偏离正常工作状态无法满足正常需求的技术问题，本发明提供的技术方案为：

2、启动电路，应用于低压带隙基准电路中，所述启动电路包括：

3、开关晶体管；

4、开关晶体管的漏极连接pmos管m12的漏极和pmos管m13的栅极；

5、m12的源极连接pmos管m11的漏极，m11的源极连接pmos管m10的漏极和栅极；

6、m11和m12的栅极连接开关晶体管的源极；

7、m10的源极连接m13的源极；

8、m13的漏极连接nmos管m14的漏极；

9、m14的栅极连接nmos管m15的栅极；

10、m13的源极还分别连接nmos管m9的漏极、pmos管m4的源极和电流源的正极；

11、m4的漏极分别连接nmos管m8的漏极和nmos管m7的漏极；

12、m8的漏极还连接m8的栅极；

13、m9的漏极连接nmos管m6的漏极；

14、m6的栅极连接nmos管m5的栅极和漏极；

15、m5的漏极连接电流源的负极；

16、开关晶体管的源极、m14的源极、m15的源极、m9的源极、m8的源极、m7的源极、m6的源极和m5的源极相连。

17、进一步，提供一个优选实施方式，m10的源极和m9的漏极之间还连接有电阻。

18、进一步，提供一个优选实施方式，所述电阻还连接在m10的源极和m6的漏极之间。

19、进一步，提供一个优选实施方式，m7的栅极和m6的栅极相连。

20、进一步，提供一个优选实施方式，开关晶体管的栅极连接m9的漏极。

21、进一步，提供一个优选实施方式，电流源用于为启动电路提供预设电流。

22、进一步，提供一个优选实施方式，m15的漏极和m4的栅极用于连接运放的输出端。

23、基于同一发明构思，本发明还提供了基准电流生成方法，所述方法是基于所述的启动电路实现的，包括：

24、采集低压带隙基准电路两臂中的电流的步骤；

25、在所述电流小于预设阈值时，为低压带隙基准电路两臂中提供预设电流值的步骤；

26、在所述电流大于预设阈值时，输出当前电流的步骤。

27、基于同一发明构思，本发明还提供了低压带隙基准电路，所述基准电路包括所述的启动电路。

28、基于同一发明构思，本发明还提供了集成电路，所述集成电路包括所述的低压带隙基准电路。

29、与现有技术相比，本发明提供的技术方案的有益之处在于：

30、本发明提供的低压带隙基准电路，使低压带隙基准电路能够在电源上电过程中脱离零电流状态和摆脱第三简并点，并回到正常工作状态。这样可以确保低压带隙基准电路在电源电压受到扰动的情况下仍能正常稳定地工作。

31、本发明提供的低压带隙基准电路，通过最大电流选择电路和电流偏置电路的设计，可以确保低压带隙基准电路在正常工作时能够输出基准电流，而在电源电压受到扰动时能够提供足够大的电流使基极集电极短接的三极管导通，从而使低压带隙基准电路回到正常工作状态。

32、本发明提供的低压带隙基准电路，通过设计启动电路解决了低压带隙基准电路在电源上电过程中需要脱离零电流状态和摆脱第三简并点才能维持在正常工作状态的问题。这种方式能够确保低压带隙基准电路在电源电压受到扰动时仍能正常工作，提高了低压带隙基准电路的稳定性和可靠性。

33、本发明提供的低压带隙基准电路，可以应用于构成低压降线性稳压器、led驱动电路等电路的模块，或为运算放大器提供偏置电流等。

技术特征：

1.启动电路，应用于低压带隙基准电路中，其特征在于，所述启动电路包括：

2.根据权利要求1所述的启动电路，其特征在于，m10的源极和m9的漏极之间还连接有电阻。

3.根据权利要求2所述的启动电路，其特征在于，所述电阻还连接在m10的源极和m6的漏极之间。

4.根据权利要求1所述的启动电路，其特征在于，m7的栅极和m6的栅极相连。

5.根据权利要求4所述的启动电路，其特征在于，开关晶体管的栅极连接m9的漏极。

6.根据权利要求1所述的启动电路，其特征在于，电流源用于为启动电路提供预设电流。

7.根据权利要求1所述的启动电路，其特征在于，m15的漏极和m4的栅极用于连接运放的输出端。

8.基准电流生成方法，其特征在于，所述方法是基于权利要求1所述的启动电路实现的，包括：

9.低压带隙基准电路，其特征在于，所述基准电路包括权利要求1所述的启动电路。

10.集成电路，其特征在于，所述集成电路包括权利要求9所述的低压带隙基准电路。

技术总结
启动电路、基准电流生成方法和低压带隙基准电路，涉及模拟集成电路。为解决现有技术中存在的，低压带隙基准电路在电源电压受到扰动情况下可能偏离正常工作状态无法满足正常需求的技术问题，本发明提供的技术方案为：启动电路，包括：开关晶体管连接PMOS管M12和PMOS管M13；M12连接PMOS管M11，M11连接PMOS管M10；M11和M12连接开关晶体管；M10连接M13；M13连接NMOS管M14；M14连接NMOS管M15；M13还分别连接NMOS管M9、PMOS管M4和电流源的正极；M4分别连接NMOS管M8和NMOS管M7；M9连接NMOS管M6；M6连接NMOS管M5；M5连接电流源的负极；开关晶体管、M14、M15、M9、M8、M7、M6和M5相连。可以应用于带隙基准的启动电路，同时低压带隙基准电路可以作为构成低压降线性稳压器、LED驱动电路等电路的模块。

技术研发人员：张扩,邱雷
受保护的技术使用者：同济大学
技术研发日：
技术公布日：2024/4/17