专利名称：改善了低电压工作特性的半导体集成电路装置的制作方法
技术领域：
本发明涉及一种半导体集成电路装置，更详细地说，涉及一种使外部电源电压降压，把内部电源电压供给内部电路的半导体集成电路装置。
图9是表示现有的电压下降电路(VDC)的构成图。
如图9所示，这一电路配备有内部电源电压供给接点NI、外部电源电压(ext.Vcc)接点9、已连接在内部电源电压供给接点NI与外部电源电压接点9之间的P沟道MOS晶体管11、参考电压(Vref)产生电路1、以及其倒相输入端子与Vref产生电路1连接，非倒相输入端子与内部电源电压供给接点NI连接的同时，输出接点与P沟道MOS晶体管11的栅电极连接的差分放大器3。
采用上述的电路，将外部电源电压降压为内部电源电压，从此低功率消耗化、晶体管的可靠性等类的问题已变成为一般性的技术。而且，近年来在安装VDC的半导体集成电路装置中，在自刷新模式的这样的低功率消耗工作(低电压工作)模式中，当然为了降低功率消耗，有时把外部电源电压作成比通常工作时还低的电压。
然而，在低电压工作下，VDC的响应特性变坏。就是说，外部电源电压降低时，在VDC里所包括的比较器的动作变慢，恢复内部电路工作时的电流消耗而产生的电压下降的响应特性也变慢。
在这里，用
图10说明由于外部电源电压的下降，使VDC的响应特性变慢的原因。
还有，在这里，向接点nExVcc供电的外部电源电压ext.Vcc设为2.5V，N沟道MOS晶体管NT.A、NT.B、NT.C的阈值电压Vtn和P沟道MOS晶体管PT.A、PT.D的阈值电压的绝对值｜Vtp｜都设为1V，以及电压VREF1设为1V。
由于P沟道MOS晶体管PT.A连接成二极管，接点NA变成比外部电源电压ext.Vcc只低阈值电压的绝对值｜Vtp ︳的1.5V。
另一方面，由于N沟道MOS晶体管NT.B的栅电极与源电极间电压Vgs为1V，所以接点NB变成为比源电压只高阈值电压Vtn部分的1V。因此，N沟道MOS晶体管NT.C的漏电极与源电极间的电压Vds为0.5V，并且，当内部电源电压int.Vcc为2.5V时，N沟道MOS晶体管NT.C的栅电极与源电极之间电压Vgs则为1.5V。
图11是表示N沟道MOS晶体管NT.C的漏电极与源电极之间电流Ids和漏极与源极之间电压Vds的关系图。其中，电压Vdsc、电流Idsc分别表示上述状态下的N沟道MOS晶体管NT.C的漏极与源极之间电压、漏极与源极之间电流。
如图11所示，当N沟道MOS晶体管NT.C的漏极与源极之间电压Vds为电压Vdsc时，N沟道MOS晶体管NT.C大约在饱和区域与线性区域之间进行工作。
在这里，比如说，外部电源电压ext.Vcc增大到约3V时，电压Vds也变大而进入饱和区域，外部电源电压ext.Vcc减小为约2V时，则电压Vds减小而进入线性区域。
如图11所示，在当电压Vgs从1.5V变成了1.3V时(即，内部电源电压int.Vcc下降了0.2V时)，电压Vds处于线性区域内时的电流Ids的改变量W1，比电压Vds处于饱和区域内的时的电流Ids的改变量W2要变小。因此，主要是由于使具有P沟道MOS晶体管PT.D的栅电容的电容器CL放电速度变慢，结果是，VDC因外部电源电压ext.Vcc(即，内部电源电压int.Vcc)的降低而变成为使响应特性减慢。
并且，就VDC而言，在其中所含有的比较器上，为了经常对参考电压VREF与内部电源电压int.Vcc进行比较，所以也常常存在不断消耗电流的问题。
还有，当从低电压工作回到正常工作时，则存在导致供电不足的这一问题。
本发明的目的是提供一种改善了低电压工作时的工作特性的半导体集成电路装置。
根据本发明的一个方面，半导体集成电路装置，是具有正常工作模式和低电压工作模式的半导体集成电路装置，它具备有已连接于内部电路的内部电源电压供给接点、使外部电源电压降压，并把内部电源电压供给内部电源电压供给接点的降压电路、以及在低电压工作模式中，向内部电源电压供给接点供给外部电源电压的外部电源电压供给电路。
根据本发明的另一个方面，半导体集成电路装置，是形成于一个芯片上，并与不同的两种大小的外部电源电压相应进行工作的半导体集成电路装置，它具备有使外部电源电压降压并向内部电路供给内部电源电压的降压电路和在供给比两种外部电源电压之中还低的电压的外部电源电压时，向内部电路供给外部电源电压的外部电源电压供给电路。
因而，本发明的主要优点在于可以提高在低电压工作模式下的降压电路的响应特性。
并且，本发明的另一个优点，是可以提高在低电压工作下外部电源电压向内部电路的供给能力。
图1是表示本发明实施例1的半导体集成电路装置(内部电源电压产生电路)的构成图。
图2是表示本发明实施例2的内部电源电压产生电路的构成图。
图3是表示本发明实施例3的内部电源电压产生电路的构成图。
图4是表示含有本发明的实施例4的内部电源电压产生电路的DRAM的构成图。
图5是表示图4所示的本发明实施例4的内部电源电压产生电路的构成图。
图6是表示图4所示的本发明实施例5的内部电源电压产生电路的构成图。
图7是表示图4所示的本发明实施例6的内部电源电压产生电路的构成图。
图8是表示本发明实施例7的内部电源电压产生电路的构成图。
图9是表示现有的电压降低电路(VDC)的构成图。
图10是表示已示于图9的VDC的具体构成的电路图。
图11是用于说明已示于图10的VDC的工作的曲线图。
下面，参照附图详细说明本发明的实施例。另外，图中同一标号表示同一或相当部分。
实施例1图1是表示本发明实施例1的半导体集成电路装置(内部电源电压产生电路)的构成图。
如图1所示，该电路具有正常工作模式和低电压工作模式(自刷新模式)，并具备有已连接于内部电路7上的内部电源电压供给接点NI、外部电源电压接点9、连接在外部电源电压接点9与内部电源电压供给接点NI之间的P沟道MOS晶体管11、在不依存于外部电源电压的内部电路中产生所需要的参考电压(Vref)的Vref产生电路1、其倒相输入端子与Vref产生电路1连接，而非倒相输入端子与内部电源电压供给接点NI连接的同时，输出接点与P沟道MOS晶体管11的栅电极连接的差分放大器3、接收行地址选通信号/RAS和列地址选通信号/CAS并检测自刷新模式的自刷新检测电路5、已连接于自刷新检测电路5上的倒相器13以及已连接在外部电源电压接点9与内部电源电压供给接点NI之间，其栅电极与倒相器13连接的P沟道MOS晶体管17。
接着，说明本实施例的内部电源电压产生电路的工作过程。
差分放大器3使参考电压(Vref)与内部电源电压(int.Vcc)进行比较，若int.Vcc比Vref为低，则模拟地输出低(L)电平信号。因此，P沟道MOS晶体管11导通，就从外部电源电压(3.3V)接点9供给电流，使内部电源电压恢复到要求的电压(2.5V)。
在这里，内部电源电压产生电路的响应特性，即，当内部电源电压已降低的时候，决定恢复到所需要电压为止的时间的重要因素，虽然是差分放大器3使P沟道MOS晶体管11的栅电极成为L电平的时间，但在外部电源电压较低时，该时间也延迟了。
在这里，自刷新检测电路5接收行地址选通信号/RAS和列地址选通信号/CAS，当检测出列地址选通信号/CAS比行地址选通信号/RAS先被激活的CBR定时并进入低电压工作模式时，就输出高(H)电平的低电压电平检测信号LLD。因此，P沟道MOS晶体管17导通，恒定地把外部电源电压供向内部电源电压供给接点NI，而与差分放大器3的响应速度无关。
实施例2图2是表示本发明实施例2的内部电源电压产生电路的构成图。
如图2所示，该电路具备有具有正常工作模式和低电压工作模式(自刷新模式)，并已连接于内部电路7的内部电源电压供给接点NI、外部电源电压接点9、已连接在外部电源电压接点9与内部电源电压供给接点NI之间的P沟道MOS晶体管11、在不依存于外部电源电压的内部电路中产生所需要的参考电压(Vref)的Vref产生电路、把其倒相输入端子连接于Vref产生电路1上，而非倒相输入端子连接于内部电源电压供给接点NI上的同时，输出接点被连接到P沟道MOS晶体管11的栅电极上的差分放大器3、接收行地址选通信号/RAS和列地址选通信号/CAS并检测出自刷新模式的自刷新检测电路5、连接在P沟道MOS晶体管11的栅电极与接地接点之间，并把从自刷新检测电路5来的低电压电平检测信号LLD供给栅电极的N沟道MOS晶体管23；差分放大器3包括，被连接在外部电源电压接点9与输出接点之间并把从自刷新检测电路5来的低电压电平检测信号LLD供给栅电极的P沟道MOS晶体管21。
接着，说明本实施例2的内部电源电压产生电路的工作过程。
自刷新检测电路5，当检测出列地址选通信号/CAS比行地址选通信号/RAS先被激活的CBR定时，则进入自刷新模式，并把高电平的低电压电平检测信号LLD供给N沟道MOS晶体管23的栅电极和P沟道MOS晶体管21的栅电极。因此，N沟道MOS晶体管23导通，随之P沟道MOS晶体管11导通。另一方面，P沟道MOS晶体管21关断。
但是，在自刷新模式中，强制性地把外部电源电压供向内部电源电压供给接点NI上，同时可回避停止差分放大器3的工作并流动贯通电流。
并且，若采用本实施例2的内部电源电压产生电路，则在正常工作模式中，由于利用了P沟道MOS晶体管11作为降压电路的一部分，所以在自刷新模式和正常工作模式中共用P沟道MOS晶体管11，作为其结果，可以达到削减布局面积。
实施例3图3是表示本实施例3的内部电源电压产生电路的构成图。
如图3所示，该电路具有与图1所示的本实施例1的内部电源电压产生电路同样的构成，但是在差分放大器3上包括其栅电极被连接到P沟道MOS晶体管17的栅电极上的N沟道MOS晶体管25，这一点上与之不相同。
由于作成这样的构成，所以在用自刷新检测电路5检测出了自刷新模式的情况下，采用输出高电平的低电压电平检测信号LLD的办法，使N沟道MOS晶体管25成为关断状态，以停止差分放大器3的工作从而降低电力消耗。
实施例4图4是表示含有本发明的实施例4的内部电源电压产生电路30的动态随机存储器(DRAM)33的构成图。
该DRAM是在同一芯片上形成把所供给的3.3V的外部电源电压降压为2.5V的内部电源电压并使之工作的电路(常规产品)和照样作为内部电源电压使用所供给的2.5V的外部电源电压的电路(低电压产品)。
如图4所示，该DRAM33具备有外部电源端子27、与外部电源端子27连接的开关(SW)29、与开关29连接的内部电源电压产生电路30、与开关29和内部电源电压产生电路30连接的内部电源电压供给接点NI，与内部电源电压供给接点N1连接的内部电路7，以及与开关29、内部电源电压产生电路30和内部电路7连接的品种切换信号/MSL输入端子31。
接着，说明该DRAM的工作过程。当把3.3V的外部电源电压向外部电源端子27供电时，就把高(H)电平的品种切换信号/MSL送给开关29、内部电源电压产生电路30和内部电路7。
因此，开关29把已供给到外部电源端子27上的3.3V的外部电源电压供给内部电源电压产生电路30，在内部电源电压产生电路30中使3.3V的外部电源电压降压到2.5V的内部电源电压，再供给内部电源电压供给接点NI。因而，向内部电路7供给2.5V的内部电源电压int.Vcc。
另一方面，当把2.5V的外部电源电压供给外部电源端子27时，已被低(L)电平激活了的品种切换信号/MSL供给开关29、内部电源电压产生电路30和内部电路7。
因此，开关29把供给外部电源端子27的2.5V的外部电源电压供给内部电源电压产生电路30，在内部电源电压产生电路30中，把2.5V的外部电源电压照原样供给内部电源电压供给接点NI。而且，向内部电路7供给2.5V的内部电源电压int.Vcc。
图5是表示已示于图4的内部电源电压产生电路30的构成图。如图5所示，该内部电源电压产生电路30虽然具有与已示于图1的实施例1的内部电源电压产生电路同样的结构，但是，在把品种切换信号/MSL供给P沟道MOS晶体管17的栅电极这一点上与之不相同。
若采用作成这样构成的内部电源电压产生电路30，则在低电压产品情况下，就可以把外部电源电压作为内部电源电压int.Vcc直接向内部电路7供电，而与差分放大器3的响应(应答特性)无关。
实施例5图6是表示已示于图5的内部电源电压产生电路的构成图。
图6所示的内部电源电压产生电路30是表示图4所示的内部电源电压产生电路30的具体构成一例的图。并且，如图6所示，该内部电源电压产生电路30虽然具有与已示于图2的实施例2的内部电源电压产生电路同样的构成，但是，在具备已连接于P沟道MOS晶体管21的栅电极上的倒相器35和连接于倒相器35上的品种切换信号输入端子31这一点上与之不相同。
若采用成为这样结构的内部电源电压产生电路30，则在低电压产品的情况下，强制性地使P沟道MOS晶体管11导通，把外部电源电压用作内部电源电压int.Vcc供给内部电路7的同时，使P沟道MOS晶体管21关断，停止差分放大器3的工作，从而可使功率消耗降低。
实施例6图7是表示本发明的实施例6的内部电源电压产生电路的构成图。
图7所示的内部电源电压产生电路30是表示图4所示的内部电源电压产生电路30的具体构成一例的图。并且，如图7所示，该内部电源电压产生电路30虽然具有与已示于图3的实施例3的内部电源电压产生电路同样的构成，但是，在把品种切换信号输入端子31连接到P沟道MOS晶体管37的栅电极上这一点与之不相同。
若采用具有这样构成的内部电源电压产生电路30，则在低电压产品的情况下，强制性地使P沟道MOS晶体管17导通，把外部电源电压用作内部电源电压int.Vcc向内部电路7供电的同时，使N沟道MOS晶体管25关断，停止差分放大器3的工作，从而可使功率消耗降低。
实施例7图8是表示本发明的实施例7的内部电源电压产生电路的构成图。如图8所示，该电路虽然具有与已示于图3的内部电源电压产生电路同样的构成，但是，在具备有产生成为低电压工作的基准的参考电压Vref2的Vref2产生电路41、把外部电源电压接点9连接到倒相输入端子上，而把Vref2产生电路41连接到非倒相输入端子上的差分放大器43、与差分放大器43串联连接的倒相器45和47、输入从自刷新检测电路5输出的低电压电平检测信号LLD和从倒相器47输出的信号，并把该输出接点与P沟道MOS晶体管17的栅电极和N沟道MOS晶体管25的栅电极连接起来的NAND电路49这一点上与之不相同。
另外，参考电压Vref1是具有所希望内部电源电压int.Vcc的电平电压，并且形成Vref1＞Vref2这样的关系。
若采用这样构成的内部电源电压产生电路，要是外部电源电压下降到比参考电压Vref2还低，则由于从差分放大器43输出了H电平信号，因而在自刷新模式时(当信号LLD为H电平时)，就从NAND电路49输出已激活的低电压电平检测信号/LLD1。
这样，在这种情况下，P沟道MOS晶体管17导通，把外部电源电压用作内部电源电压int.Vcc向内部电路7供电，同时，N沟道MOS晶体管25关断，于是停止差分放大器3的工作。
还有，上述实施例1到7的内部电源电压产生电路虽然是通过与自刷新启动信号同时生成的低电压电平检测信号LLD、或品种切换信号/MSL，或者以参考电压Vref2作为基准进行控制，但是本发明并不只限于这些实施例，通过在具备内部电源电压产生电路的系统降低了外部电源电压时生成的系统信号、自刷新启动信号本身等，被控制的内部电源电压产生电路同样也可以考虑使用。
权利要求
1.一种具有正常工作模式和低电压工作模式的半导体集成电路装置，其特征是，具备已连接到内部电路上的内部电源电压供给接点NI；使外部电源电压降压，并向上述内部电源电压供给接点供给内部电源电压(int.Vcc)的降压装置(1、3、11)；以及在上述低电压工作模式中，向上述内部电源电压供给接点供给上述外部电源电压的外部电源电压供给装置(5、9、13、17)。
2.根据权利要求1所述的半导体集成电路装置，其特征是，上述外部电源电压供给装置(5、9、13、17)包括外部电源电压接点9；已连接在上述外部电源电压接点9与内部电源电压供给接点NI之间的晶体管17；以及响应外部控制信号，在上述低电压工作模式中，使上述晶体管17成为导通状态的模式切换装置(5)。
3.根据权利要求2所述的半导体集成电路装置，其特征是，上述切换装置(5)通过接收行地址选通信号和列地址选通信号，检测出列地址选通信号已比行地址选通信号先被激活的信号，使上述晶体管17成为导通状态。
4.根据权利要求2所述的半导体集成电路装置，其特征是，上述外部电源电压供给装置(5、23)，包括在上述降压装置(1、3、11)中，并在上述正常工作模式中向上述内部电源电压供给接点NI供给上述内部电源电压(int.Vcc)。
5.根据权利要求2所述的半导体集成电路装置，其特征是，在低电压工作模式中，还具备有使上述降压装置(1、3、11)的工作停止的降压工作控制装置(9、21、25)。
6.根据权利要求1所述的半导体集成电路装置，其特征是，还具备有判断上述外部电源电压的大小是否比规定值(Vref2)低的电平判断装置(43)，仅在用上述电平判断装置(43)把上述外部电源电压的大小已判断为比上述规定值(Vref2)低时，上述外部电源电压供给装置(9、17)就向内部电源电压供给接点NI供给上述外部电源电压。
7.一种在一个芯片上形成，并根据不同的两种大小的外部电源电压(ext.Vcc)进行工作的半导体集成电路装置，其特征是，具备使外部电源电压(ext.Vcc)降压，并把内部电源电压(int.Vcc)供给内部电路(7)的降压装置(1、3、11、29)；以及在供给比上述两种外部电源电压(ext.Vcc)之中的一种电压还低的外部电源电压时，向上述内部电路(7)供给上述外部电源电压(ext.Vcc)的外部电源电压供给装置(17、29)。
8.根据权利要求7所述的半导体集成电路装置，其特征是，上述外部电源电压供给装置(17、29)包括外部电源电压接点29；及连接在上述外部电源电压接点与上述内部电路(7)之间，把外部电源电压判断信号(/MSL)供给栅电极的晶体管(17)。
9.根据权利要求8所述的半导体集成电路装置，其特征是，上述晶体管17是P沟道MOS晶体管。
10.根据权利要求8所述的半导体集成电路装置，其特征是，具备在供给比上述两种外部电源电压(ext.Vcc)之中的一种电压还低的外部电源电压时，使上述降压装置(1、3、11、29)的工作停止的降压工作控制装置(25)。
11.根据权利要求7所述的半导体集成电路装置，其特征是，上述外部电源电压供给装置包括在上述降压装置(1,3,11,29)之中，并在供给比上述两种外部电源电压(ext.Vcc)之中的一种电压还高的外部电源电压时，就把上述内部电源电压(int.Vcc)供给上述内部电路(7)。
12.根据权利要求11所述的半导体集成电路装置，其特征是，还具备在供给比上述两种外部电源电压(ext.Vcc)之中的一种电压还低的外部电源电压时，使上述降压装置(1、3、11、29)的工作停止的降压工作控制装置(21)。
全文摘要
一种具有正常工作模式和自刷新模式的半导体集成电路装置,具备有:用于使外部电源电压降压并将内部电源电压(int.Vcc)供给内部电路(7)的Vref产生电路(1)、差分放大器(3)、P沟道MOS晶体管(11)、检测自刷新模式的自刷新检测电路(5)以及在自刷新模式时使之导通的P沟道MOS晶体管(17),并在低电压工作(自刷新模式)时,从外部电源电压接点(9)把外部电源电压供给到内部电路(7)上。
文档编号G05F3/24GK1210338SQ9810402
公开日1999年3月10日 申请日期1998年1月26日 优先权日1997年9月4日
发明者山崎恭治 申请人:三菱电机株式会社