一种基准电压源启动电路的制作方法
【技术领域】
[0001]本实用新型涉及基准电压源的启动电路。
技术背景
[0002]基准电压源是集成电路中的一种常见电路，用于产生一个不随电源电压变化、不随温度变化的基准电压，此电压可以为集成电路系统中的其他模块提供精准的参考电压。基准电压源在集成电路系统中具有重要的地位，其精度、速度都极大的影响系统电路的性會K。
[0003]随着移动设备市场的高速发展，各种移动终端要求芯片的功耗越来越低，很多芯片的静态功耗降低到10微安以下。作为芯片中的重要模块，分配给基准电压源的容许功耗也越来越低，功耗限制给基准电压源的设计带来巨大的挑战。由于功耗的限制，基准电压源的输出电压进入平衡状态通常需要较长时间，并且需要较高的电源电压才能达到平衡状态。所以在电源电压上电时，这种基准电压源会出现较大的尖峰、需要较长时间才能稳定。
【实用新型内容】
[0004]为解决上述问题，本实用新型提供一种基准电压源启动电路，包括第一晶体管VT1、第二晶体管VT2 ；第一晶体管VTl发射极接VSS端、集电极与基极连接；第二晶体管VT2集电极接基准电压源的高电位内部节点端P，发射极接基准电压源的低电位内部节点端Q，该基准电压源启动电路还包括第三晶体管VT3、第四晶体管VT4、第五晶体管VT5 ;第三晶体管VT3的基极、发射极与第一晶体管VTl的基极、发射极相同电位，以镜像第一晶体管VTl的电流；第四晶体管VT4发射极接VDD端，基极连接基准电压源的输出端VERF，集电极与第三晶体管VT3集电极连接，第四晶体管VT4与第三晶体管VT3组成共集电极放大电路；第五晶体管VT5发射极与基准电压源高电位内部节点端P连接，集电极与基准电压源低电位内部节点端Q连接；第四晶体管VT4和第三晶体管VT3的共集电极连接第五晶体管VT5基极，控制第五晶体管VT5给基准电压源内部节点充放电，从而构成对基准电压源的输出电压的负反馈。
[0005]本实用新型提供的基准电压源启动电路可以实时监测基准电压源的输出电压，并反馈给内部节点实时调整输出电压，消除基准电压源的上电尖峰，加快启动速度，尤其对低功耗带隙基准电压源的改进作用明显，且结构简单易于实现，成本较低。
【附图说明】
[0006]图1是基准电压源启动电路原理图。
[0007]图2是采用新型启动电路的带隙基准电压源电路原理图。
[0008]图3是未改进启动电路的基准电压曲线图。
[0009]图4是改进启动电路后的基准电压曲线图。
【具体实施方式】
[0010]为方便本领域的技术人员理解，下面结合附图和实施例对本实用新型做详细介绍。
[0011 ] 本实用新型提供的基准电压源启动电路包括、第一晶体管VTl、第二晶体管VT2，还包括第三晶体管VT3、第四晶体管VT4、第五晶体管VT5。第四晶体管VT4的基极接到基准电压源的输出端VERF上。第三晶体管VT3与第四晶体管VT4组成共集电极放大电路，此共集电极放大电路的输入端为VREF，其输出端用来控制第五晶体管VT5，给基准电压源的内部节点充放电。第三晶体管VT3的基极、发射极与第一晶体管VTl的基极、发射极接相同的电位，以镜像第一晶体管VTl的电流，由于第一晶体管VTl支路的电流非常小，所以第三晶体管VT3镜像第一晶体管VTl电流一方面可以控制第四晶体管VT4、第三晶体管VT3支路的功耗，另一方面为第三晶体管VT3、第四晶体管VT4组成的共集电极放大电路提供较大增益，以实现启动电路对基准电压源输出电压变化的快速响应。
[0012]优选的，如图1所示，第一晶体管VT1、第二晶体管VT2、第三晶体管VT3采用NMOS管，第四晶体管VT4、第五晶体管VT5采用PMOS管。
[0013]优选的，如图1所示，在该启动电路中还可接入PMOS管P1，第一晶体管VTl的集电极、基极与第二晶体管的基极通过PMOS管Pl连接至VDD端，PMOS管Pl源极接VDD端，栅极接VSS端，漏极同时与第一晶体管VTl的集电极、基极与第二晶体管的基极连接。也可接入电阻R，第一晶体管VTl的集电极、基极与第二晶体管的基极通过电阻R连接至VDD端。或者接入二极管D，第一晶体管VTl的集电极、基极与第二晶体管的基极通过二极管D连接至VDD端，二极管正极接VDD端，负极接第一晶体管VTl的集电极、基极与第二晶体管的基极。
[0014]该启动电路尤其适用于低功耗带隙基准电压源电路，如图2所示，启动电路I从带隙核心3的端口 VERF获取输出电压，从而对运算放大器2的高电位节点P及低电位节点Q的电压进行反馈控制，以实现对带隙基准电压源输出电压变化的快速响应。
[0015]在运算放大器2电路中，PMOS管P2、P3的栅极接节点端P，源极接VDD ；PM0S管P2漏极接PMOS管P6、P7的源极；PM0S管P3漏极与栅极连接，并通过电容CO与节点端Q连接；PMOS管P6栅极接带隙核心3的VN端，漏极同时接NMOS管NI的栅极和漏极；PM0S管P7栅极接带隙核心3的VP端，漏极接节点端Q ；NM0S管N1、N2、N3源极接VSS ；NM0S管N1、N2的栅极相连；NM0S管N2的漏极和NMOS管N3的栅极连接节点端Q，NMOS管N3的漏极通过电容CO连接节点端Q。
[0016]在带隙核心3电路中，PMOS管P4、P5的栅极接节点端P，源极接VDD ；PM0S管P4的漏极接三极管QO的发射极，作为VN端与PMOS管P6的栅极连接；PM0S管P5的漏极输出VREF,同时通过电阻R0、Rl连接至三极管Ql的发射极；电阻R0、Rl的连接处作为VP端与PMOS管P7的栅极连接；三极管Q0、Ql的集电极、基极接VSS。
[0017]在传统的带隙基准电压源电路中，当VDD上电时，启动电路开始工作，电流流过第一晶体管VTl使A点电压升高，当A点电压达到第二晶体管VT2阈值电压时，第二晶体管VT2导通，将V02下拉，从而使PMOS管P2、P3、P4、P5导通，有电流流过NMOS管N3、三极管Q0、Q1，使电路退出零电压的简并状态，建立内部各节点电压，经一段时间后，各内部节点达到设计值，电路进入平衡状态，VREF正确输出。但是，由于功耗的限制，PMOS管P2、P3、P4、P5支路的静态电流被设计的很小，第二晶体管VT2导通时造成V02电压被下拉的很低，在这4个支路上形成的电流远大于设计的静态电流值，使V02、VN、VP远离静态工作点，造成VREF的输出电压值偏离设计值，形成过冲尖峰。随后，由于VP、VN反馈到运算放大器的输入端，电路会不断调整各节点电压，直到VP = VN,电路进入平衡状态，VREF输出设计值。但由于各支路电流太小，进入平衡状态需要较长时间，并且需要较高的电源电压才能达到平衡状态。所以在电源电压VDD上电时，这种带隙基准电压源会出现较大的尖峰、需要较长时间才能稳定，基准电压曲线如图3所示。
[0018]本实用新型所述启动电路与带隙基准源的连接关系如图2所示，其基本原理与传统启动电路类似，所不同的是，当第二晶体管VT2导通，V02会被下拉到较低电平，导致VREF输出过冲尖峰，由于VREF高于预期输出电压，第四晶体管VT4导通能力下降，而第三晶体管VT3镜像电流不变，所以B点电压被第三晶体管VT3拉低，使第五晶体管VT5导通，VDD通过第五晶体管VT5向V02点充电，使V02电压升高。这样第三晶体管VT3、第四晶体管VT4、第五晶体管VT5组成的电路就形成了对V02的负反馈通路，当V02过低时，启动电路检测到VREF的变化以后，将V02向高电位方向调整，使VREF输出正确电压，基准电压曲线如图4所示。
[0019]以上为本实用新型的其中具体实现方式，其描述较为具体和详细，但并不能因此而理解为对本实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些显而易见的替换形式均属于本实用新型的保护范围。
【主权项】
1.一种基准电压源启动电路，包括第一晶体管VT1、第二晶体管VT2 ;所述第一晶体管VTl发射极接VSS端、集电极与基极连接至VDD端；所述第二晶体管VT2基极连接VDD端，集电极接基准电压源的高电位内部节点端P，发射极接基准电压源的低电位内部节点端Q，其特征在于:还包括第三晶体管VT3、第四晶体管VT4、第五晶体管VT5 ;所述第三晶体管VT3的基极、发射极与第一晶体管VTl的基极、发射极相同电位，以镜像第一晶体管VTl的电流；所述第四晶体管VT4发射极接VDD端，基极连接基准电压源的输出端VERF，集电极与第三晶体管VT3集电极连接，第四晶体管VT4与第三晶体管VT3组成共集电极放大电路；所述第五晶体管VT5发射极与基准电压源高电位内部节点端P连接，集电极与基准电压源低电位内部节点端Q连接；第四晶体管VT4和第三晶体管VT3的集电极一起连接至第五晶体管VT5基极，控制第五晶体管VT5给基准电压源内部节点充放电，从而构成对基准电压源的输出电压的负反馈。
2.依据权利要求1所述基准电压源启动电路，其特征在于:所述第一晶体管VT1、第二晶体管VT2、第三晶体管VT3采用NMOS管；第四晶体管VT4、第五晶体管VT5采用PMOS管。
3.依据权利要求1所述基准电压源启动电路，其特征在于:还包括电阻R，第一晶体管VTl的集电极、基极与第二晶体管的基极通过电阻R连接至VDD端。
4.依据权利要求1所述基准电压源启动电路，其特征在于:还包括二极管D，第一晶体管VTl的集电极、基极与第二晶体管的基极通过二极管D连接至VDD端，二极管正极接VDD端，负极接第一晶体管VTl的集电极、基极与第二晶体管的基极。
5.依据权利要求1所述基准电压源启动电路，其特征在于:还包括PMOS管P1，第一晶体管VTl的集电极、基极与第二晶体管的基极通过PMOS管Pl连接至VDD端，PMOS管Pl源极接VDD端，栅极接VSS端，漏极同时与第一晶体管VTl的集电极、基极与第二晶体管的基极连接。
6.依据权利要求1所述基准电压源启动电路，其特征在于:所述基准电压源包括带隙基准电压源。
【专利摘要】本实用新型公开一种基准电压源启动电路，包括第一晶体管VT1、第二晶体管VT2，第三晶体管VT3、第四晶体管VT4、第五晶体管VT5。第三晶体管VT3与第四晶体管VT4组成共集电极放大电路，基准电压源输出电压VERF接入第四晶体管VT4基极作为共集电极放大电路的输入，共集电极放大电路输出端控制第五晶体管VT5给基准电压源内部节点充放电，从而构成对基准电压源输出电压VERF的负反馈电路。本实用新型可以消除电源电路上电启动时出现的输出电压过冲尖峰，使输出电压平稳上升，稳定基准电压源的静态工作点，加快启动速度，尤其对于低功耗带隙基准电压源的改进作用明显，且结构简单易于实现，成本较低。
【IPC分类】G05F1-56
【公开号】CN204314762
【申请号】CN201520021189
【发明人】熊力嘉, 陈唯一, 陈敏
【申请人】深圳市德赛微电子技术有限公司
【公开日】2015年5月6日
【申请日】2015年1月13日