专利名称：具有扫描路径电路的半导体电路的制作方法
技术领域：
本发明涉及一种包括数字逻辑电路和扫描路径电路的半导体电路，用于使用该扫描路径电路执行数字逻辑电路的测试和故障分析。
在半导体电路中安装并使用一种扫描路径电路，为的是便于用于数字逻辑电路的生产装运测试的测试码型的准备并便于逻辑电路的故障分析。扫描路径电路通过把复杂电路分开为触发器和组合电路而使得能够处理复杂电路，并便于电路测试、故障分析等，因此当前被广泛应用在具有复杂的处理和计算功能并包括大规模的顺序电路的LSI(大规模集成电路)中。
图1是包括扫描路径电路的半导体电路的一个示例图。如图中所示，半导体电路包括组合电路C81和扫描路径电路F81与F82。
组合电路C81根据输入数据Nin执行预定的数字信号处理和逻辑运算并输出处理结果Nout。
扫描路径电路F81与F82分别由多个触发器组成。触发器由公共的输入扫描路径使能信号SE和时钟信号CK控制。
扫描路径电路F81连续把输入数据Sin1移位向输出侧并输出输出信号Sout1。测试码型根据输入数据Sin1由扫描路径电路F81形成，用于测试组合电路C81的操作，测试码型(pattern)的每个位的数据，即包括扫描路径电路F81的每个触发器的保持数据被传送到组合电路C81，并且组合电路C81的处理结果被传送到扫描路径电路F81并通过扫描路径电路F81连续输出到输出侧。扫描路径电路F82基本上以与扫描路径电路F81相同的方式操作。注意在组合电路C81中提供的扫描路径电路的数目在该例中是2，但是可提供仅一个或多个的扫描路径电路。
如上面解释的那样，除了具有预定的处理功能的组合电路C81，在半导体电路中提供了扫描路径电路F81和F82并且通过扫描路径电路形成测试码型还把测试码型提供给组合电路C81，或者组合电路C81的处理结果被提取并作为串行数据被连续输出。因此，在出厂之前进行的组合电路C81的功能测试和误差分析等变得简单，并且可高效地进行具有复杂处理功能的LSI的测试和分析。
在上述的传统的半导体电路中，通过使用扫描路径电路容易执行逆向工程。逆向工程意味着基于实际的LSI或模拟的模型找到LSI内的逻辑电路的配置。这易于导致违反知识产权，例如复制别人的产品。举例说，在使用扫描路径电路的LSI中，可在触发器中设置任何值并且触发器的值可自由地被读出，所以容易猜出组合电路是如何构成的以及该电路如何通过触发器的输入/输出数据来进行工作。因此，出现的缺点在于制造半导体电路的制造商必须采取措施来防止逆向工程，例如停止使用扫描路径电路或依赖于内置的自我测试(BIST)等。
图2是具有内置的自测试功能的半导体电路的一个示例图。如图中所示，半导体电路包括组合电路C91、伪随机数产生电路B91、数据压缩电路B92和扫描路径电路F91与F92。这里组合电路C91和扫描路径电路F91与F92基本上与图1所示的半导体电路的各个电路相同。伪随机数产生电路B91和数据压缩电路B92在下面解释。
伪随机数产生电路B91根据输入信号Sin1和Sin2产生伪随机数串，并输入产生的伪随机数串到扫描路径电路F91与F92。图3表示伪随机数产生电路B91的配置的一种示例。如图中所示，伪随机数产生电路B91包括串行连接的n个触发器(n是自然数)和一个逻辑门。预定的触发器的输出数据的异或被反馈到第一触发器。具有周期(2n-1)的伪随机数串由以这种方式配置的伪随机数产生电路B91产生。从外部输入的数据Sin1和Sin2经异或电路XOR1和XOR2被输入到第一和第二触发器F101和F102，从而伪随机数产生电路B91产生的伪随机数串的初始值根据输入数据而被设置。而且，数据Bin1和Bin2从异或电路XOR1和XOR2的输出端被输出并分别被提供给扫描路径电路F91与F92。
扫描路径电路F91与F92分别通过多个串行连接的触发器以基本上与图1中的半导体电路中的扫描路径电路F81与F82相同的方式来配置。输入数据被扫描路径电路连续地移向输出侧。从伪随机数产生电路B91输入的数据Bin1和Bin2被扫描路径电路F91与F92连续地移位来形成测试码型。然后，在扫描路径电路F91或F92中形成的测试码型被传送到组合电路C91，根据在组合电路C91中输入的测试码型执行预定的处理，并且处理结果被传送到扫描路径电路F91与F92。
数据压缩电路B92压缩从扫描路径电路F91与F92输入的数据并输出压缩的数据串Bout1和Bout2。
结果，不可能经扫描路径电路F91与F92对组合电路C91设置任何值或自由地从扫描路径电路F91与F92读出数据，从而使逆向工程变得困难。
但是，具有上述的内置自我测试功能的半导体电路具有下面的缺点。首先，由于输入到组合电路中的测试数据串是从伪随机数串产生的伪随机图案，故障检测率在很多情况下很低。接下来，由于输出的响应数据串通过数据压缩电路被压缩输出，即使检测出故障也难以猜出故障所在部分。
而且，围绕核心元件的周边电路的测试是困难的。LSI微型化处理的进步将通过使用前者LSI作为现有的块，称为“核心元件”，并组合核心元件而导致新的LSI的频繁设计。当使用内置自我测试电路时，由于输入到核心元件的信号被忽略，它不能被用于测试核心元件周边的电路。可以在内置自我测试电路中提供扫描路径模式，并且可以通过这种扫描路径模式测试核心元件周边电路，但是由于要防止逆向工程，则不可能用它。
考虑这种情况作出了本发明，并且本发明的目的是提供一种能够通过扫描路径电路实现电路测试和故障分析，并通过压缩或编码扫描路径电路的输出数据而防止组合电路的配置从输入和输出而被猜出的半导体电路。
为实现上述目的，本发明的半导体电路是一种这样的半导体电路，包括一个用于连续把输入数据移位向输出侧的扫描路径电路，和一个用于根据所述的输入数据或从所述扫描路径电路输入的测试数据执行预定的处理并输出处理结果到所述的扫描路径电路的功能电路，还包括一个安装在所述扫描路径电路的预定位置的用于并行输出输入到所述扫描路径电路的串行数据的模式密钥电路；一个用于对来自所述模式密钥电路的输出数据执行预定的逻辑运算并根据运算结果输出模式信号的模式信号产生电路；以及一个用于在所述模式信号处于一个状态时按原样输出所述扫描路径电路的输出数据，而在所述模式信号处于一个不同于所述的一个状态的状态时对所述扫描路径电路的输出数据执行预定的处理并输出不同于输入数据的数据的数据转换电路。
而且，在本发明中，优选地，所述扫描路径电路包括在输入端与输出端之间串接的多个触发器，根据公用时钟信号连续把要被输入到所述输入端的数据移位到所述输出端，所述模式密钥电路由安装在所述扫描路径电路的预定位置的多个触发器构成。
而且，在本发明中，优选地，所述模式信号产生电路包括一个用于保持所述模式密钥电路的输出数据的数据保持电路；和一个用于对上述数据保持电路所保持的数据执行预定的逻辑运算并作为所述模式信号输出计算结果的逻辑运算电路，所述数据保持电路包括用于保持所述模式密钥电路的输出数据的触发器，当以所述的第一操作模式操作时，所述触发器原样保持输出数据，并且当以所述第二操作模式操作时，所述触发器提取所述模式密钥电路的输出数据。
而且，在本发明中，优选地，所述数据转换电路包括多个串接的触发器、一个用于对所述多个触发器中的预定的触发器的输出数据执行逻辑运算并输入计算结果到第一触发器的反馈电路；和一个用于在所述模式信号处于一个状态时按原样输出所述扫描路径电路的输出数据、而在所述模式信号处于不同于该一个状态的一个状态时输出所述扫描路径电路的输出数据与所述多个触发器中的任何一个触发器的输出数据的逻辑运算的结果的输出电路。
根据本发明，该模式密钥电路由安装在扫描路径电路的预定位置的多个触发器构成，并且要被输入到该扫描路径电路的数据由一个模式密钥电路提取并被输入到一个模式信号产生电路。从而，通过将预定的模式密钥数据与该扫描路径电路的输入的数据混合来用于输入，具有预定码型(pattern)的模式密钥数据被输入到该模式信号产生电路。该模式信号产生电路基于预定的逻辑运算根据从该模式密钥电路输入数据而产生一个模式信号。当该模式密钥数据具有预定码型时，以一个预定状态的一个模式信号被该模式信号产生电路输出。
该数据转换电路控制是按原样输出该扫描路径电路的输出数据还是输出根据该模式信号转换的数据。例如，通过该扫描路径电路的输出数据与一个随机数串的异或而编码的数据通过该数据转换而被输出。
因此，在本发明的半导体电路中，该扫描路径电路的一个输出信号被该数据转换电路转换并且例如被编码以用于输出，从而输出数据可被隐藏起来，使得难以从该输出数据猜出组合电路的配置。另一方面，通过输入具有一个预定码型的模式密钥数据到该扫描路径电路，该模式信号被设置为一个预定的状态，并且该扫描路径信号的输出数据被原样输出而不被转换，这样可以通过输出数据而测试组合电路和分析故障。
本发明的这些和其它的目的与特征从下面的参考附图的对优选实施例的描述中变得更清楚，其中图1是具有传统的扫描路径电路的半导体电路的一个示例电路图；图2是提供有自我测试功能的半导体电路的一个示例电路图；图3是伪随机数产生电路的一个示例电路图；图4是根据本发明的半导体电路的一个实施例电路图；图5是一个扫描路径电路的配置示例的电路图；图6是一个编码电路的配置示例的电路图；图7是一个模式密钥电路的配置示例的电路图；图8是一个模式保持电路的配置示例的电路图；图9是本实施例的半导体电路的操作的波形图；图10是输入特定的模式密钥数据时半导体电路的操作的波形图。
下面参考附图描述优选实施例。
图4是根据本发明的半导体电路的一个实施例电路图。
如图所示，本发明的半导体电路包括一个组合电路C11、扫描路径电路F11和F12、一个编码电路B11和一个模式保持电路M11。
组合电路C11根据输入数据Nin执行预定的数字信号处理和逻辑运算并输出处理结果Nout。而且，组合电路C11从扫描路径电路F11和F12进行接收来作为输入测试数据，根据该输入数据执行预定的处理，并传送处理结果到扫描路径电路F11和F12。
扫描路径电路F11和F12由例如多个串联连接的触发器构成并连续地把输入数据移位向输出侧。测试码型根据从扫描路径电路输入的数据Sin1和Sin2被分别形成并被传送到组合电路C11。而且处理结果从组合电路C11被输入，其中输入数据被移位并被提供给编码电路B11来作为输出数据Sout1和Sout2。
扫描路径电路F11和F12具有基本上相同的配置，所以图5表示出这种配置的一个示例。如图中所示，扫描路径电路F11或F12由n(n是自然数)个触发器(例如D触发器)F21,F22,...F2n构成，这些触发器串联连接。触发器以操作时序被时钟信号CK控制。而且，选择器S21,S22,....S2n被分别提供给F21,F22,...F2n。
每个选择器的一个输入端被连接到前面的触发器的一个输出端，而另一个端子被连接到组合电路C11的输出端。注意第一选择器S21的一个输入端被连接于数据Sin的一个输入端。选择器S21,S22,...S2n根据一个扫描使能信号SE选择并输出任何输入信号。例如，当半导体电路以系统操作模式操作时(信号SE=0)，选择器从组合电路C11选择输出数据并输出它到触发器。另一方面，当半导体电路以扫描模式操作时(SE=1)，除第一选择器之外的选择器选择前面的触发器的输出数据，而第一选择器S21选择输入数据Sin。
触发器F21,F22,...F2n的输入端被连接于选择器S21,S22,...S2n的输出端。而且触发器F21,F22,...F2n的输出端被连接于组合电路C11的输入端。
当以扫描模式操作时，扫描路径电路F11或F12连续接收从输入端输入的数据作为输入数据Sin1或Sin2并把它移位向输出侧。因此，测试码型由扫描路径电路F11或F12根据输入数据Sin1或Sin2形成。
当以系统模式操作时，扫描路径电路F11或F12与组合电路C11交换信号。即，形成在扫描路径电路F11或F12中的测试码型被输入到组合电路C11，根据从组合电路C11输入的测试码型执行预定的处理，并且处理结果被传送到扫描路径电路F11或F12。
通过在以系统模式操作后再次以扫描模式操作半导体电路，输入到扫描路径电路F11和F12的数据被连续地移位向输出侧并被提供给编码电路B11。
编码电路B11包括n个串联连接的触发器F31,F32,...F3n，如图6所示。
第一触发器的一个输入端被连接于一个异或电路XOR31的一个输出端，第二触发器F32的一个输入端被连接于异或电路XOR32的一个输出端。来自扫描路径电路F11的数据Sout1被输入到异或电路XOR31的一个输入端，同时与门AND31的一个输出信号被输入到另一个输入端。一个反馈信号被输入到与门AND31的一个输入端，同时一个模式信号BE被输入到另一个输入端。注意输入到与门AND31的反馈信号由预定的触发器的输出信号的异或产生。
来自扫描路径电路F12的数据Sout2被输入到异或电路XOR32的一个输入端，同时与门AND32的一个输出信号被输入到另一个输入端。第一触发器F31的一个输出信号被输入到与门AND32的一个输入端，同时一个模式信号BE被输入到另一个输入端。
编码的信号Bout1和Bout2从异或电路XOR31和XOR32的输出端被输出。因此，编码的信号Bout1和Bout2成为扫描路径电路F11和F12的输出信号Sout1和Sout2与伪随机数串的异或运算的结果。
输出信号Bout1和Bout2被上面的编码电路B11根据模式信号BE来控制。例如，当模式信号BE=0时，来自扫描路径电路F11的输出信号Sout1按原样被输出作为信号Bout1，并且来自扫描路径电路F12的输出信号Sout2按原样被输出作为信号Bout2。另一方面，当模式信号BE=1时，通过经LFSR(线性反馈移位寄存器)编码扫描路径电路F11和F12的输出信号Sout1和Sout2获得的信号被输出，这里LFSR由触发器F31,F32,...F3n和异或电路构成。
接着，说明模式信号BE的产生电路。模式信号BE由安装在扫描路径电路F11和F12中的模式密钥电路MK11和图4所示的模式保持电路M11构成，图7和8分别表示出模式密钥电路MK11和模式保持电路M11的配置。
如图7所示，模式密钥电路MK11由多个触发器和设置在触发器的输入侧的选择器构成。这里，为方便起见，对由6个触发器F41,F42,...F46构成的模式密钥电路MK11作出说明。
触发器F41,F42和F43被嵌入图1所示的扫描路径电路F11的任何部分，而触发器F44,F45和F46被嵌入扫描路径电路F12的任何部分。
选择器S41的一个输入端被连接于前面的触发器的一个输出端，而另一个输入端(反向的输入端)被连接于触发器F41的一个输出端。选择器S41的一个输出端被连接于触发器F41的一个数据输入端。
选择器S41根据扫描使能信号SE选择一个输入信号并输出到触发器F41。例如，当半导体电路以扫描模式操作时(SE=1)，选择器S41选择前面的输出信号并提供给触发器F41。另一方面，当半导体电路以系统模式操作时(SE=0)，选择器S41选择触发器F41的保持数据的反向的数据并提供给触发器F41。
包括模式密钥电路MK11的其它选择器S42,S43...S46和触发器F42,F43...F46基本上以与选择器S41和触发器F41相同的方式被连接。选择器根据扫描使能信号SE选择输入信号并提供给触发器。因此，在模式密钥电路MK11中，当以扫描模式操作时，触发器F41到F46作为包括扫描路径电路F11和F12的触发器连续地把输入信号Sin1和Sin2移位向输出侧。当以系统模式操作时，触发器F41到F46的保持的值的反向值从数据输入被提取。触发器F41到F46的输出数据，即密钥数据key41,key42,...key46被分别提供给模式保持电路M11。
如图8所示，模式保持电路M11由触发器F51,F52,...F56、选择器S51,S52,...S56、异或电路XOR51,XOR52,...XOR55和与非门NAND51构成。
选择器S51的一个输入端被连接于密钥(key)数据key41的输出端，并且另一输入端被连接于触发器F51的一个输出端。触发器F51的一个数据输入端被连接于选择器S51的一个输出端。选择器S51根据扫描使能信号SE选择一个输入信号并输出到触发器F51。例如，当半导体电路以系统模式操作时(SE=0)，选择器S51选择密钥数据key41并提供给触发器F51。另一方面，当处于扫描模式时(SE=1)，选择器S51选择触发器F51的输出数据并提供给触发器F51。即，在这种情况中的触发器F51继续保持处于系统模式操作时提取的数据。
其它选择器S52到S56和触发器F42到F46基本上以与选择器S51和触发器F51相同的方式被连接。通过选择器和触发器，从模式密钥电路MK11输出的密钥数据key42到key46在系统操作期间被触发器分别提取。在扫描模式中，由处于系统模式的触发器提取的数据被保持。
异或电路XOR51的一个输入端被连接于触发器F51的一个输出端，而另一个输入端被连接于触发器F52的一个输出端。异或电路XOR52,XOR53,...XOR55的输入端以基本上相同的方式被连接于相邻的两个触发器的输出端。
与非门NAND51的一个输入端被连接于异或电路XOR51到XOR55的输出端，并且从输出端输出一个模式信号BE。
在上述的模式保持电路M11中，模式信号BE=0仅在触发器F51到F56的保持的数据为“010101”或“101010”时被输出，而否则模式信号BE=1被输出。
由模式保持电路M11产生的模式信号BE被输入到图6所示的编码电路B11。当模式信号BE=0时，扫描路径电路F11和F12的输出信号Sout1和Sout2按原样被输出，而模式信号BE=1时，扫描路径电路F11和F12的输出信号Sout1和Sout2被编码，并且编码的信号Bout1和Bout2被输出。
即，在本实施例的半导体电路中，模式密钥(key)经扫描路径电路被设置。扫描路径电路的输出数据是按原样被输出还是被编码来输出是根据模式密钥的值来控制。
图9和10是本实施例的半导体电路的操作波形图。下面参考波形图具体说明本实施例的半导体电路的操作。
如图9所示，当以扫描模式操作时(SE=1)，扫描路径电路的输入数据Sin1和Sin2被扫描路径电路F11和F12连续提取并与时钟信号CK同步地被移位向输出侧。此时，如图9所示，模式密钥数据K41,K42,…K46被扫描进入并且被模式密钥电路MK11提取，它被混合在用于测试半导体电路的组合电路C11的测试码型中。然后，当扫描模式操作完成时，从模式密钥电路MK11输出的密钥数据key41到key46分别变成K41到K46。
接着，扫描使能信号SE被设置为“0”，从而半导体电路以系统模式操作。此时，输入到触发器中的数据K41到K46被模式保持电路M11保持，如图8所示。然后，模式信号BE根据保持的数据被输出。同时，扫描路径电路中除包括模式密钥电路MK11的触发器外的触发器提取组合电路C11的输出数据。
最后，扫描使能信号SE再次被设置为“1”，从而半导体电路以扫描模式操作。此时，扫描路径电路F11和F12中触发器的值与时钟信号CK同步地被连续移位向扫描路径电路的输出侧并输出为输出数据Sout1和Sout2。扫描路径电路的输出数据Sout1和Sout2被输入编码电路B11。结果，编码的数据V11到V13及V21到V23被连续地从编码电路B11输出。
图10是输入到模式密钥电路MK11的模式密钥数据具有特定的值“010101”时的情况下操作的波形图。如图中所示，在扫描模式操作期间(SE=1)，扫描路径电路F11的输入数据Sin的特定位置的输入数据K41,K42和K43是“010”，并且扫描路径电路F12的输入数据Sin2的特定位置的输入数据K44,K45和K46是“101”。因此，数据“010101”被保持在模式密钥电路MK11的触发器中。
由于模式密钥电路MK11的输入数据在系统模式操作期间(SE=0)被模式保持电路M11提取保持，模式密钥电路MK11的保持数据变为“010101”。由于模式信号BE由模式保持电路M11根据保持的数据“010101”产生，模式信号BE=0在此时被输出。甚至当返回到扫描模式(SE=1)时，由于模式信号BE=0仍被模式保持电路M11保持，输入到编码电路B11的数据Sont1和Sont2不被编码并且与它被输入时一样地被输出。
如上所解释的那样，根据本实施例，通过在扫描模式期间输入混合在输入数据中的预定码型密钥数据到扫描路径电路，模式密钥数据被嵌入在扫描路径电路中的模式密钥电路提取。当以系统模式操作时，模式密钥数据被模式保持电路从模式密钥电路提取，并且模式信号BE根据模式密钥数据来产生。当模式密钥数据具有预定码型时，模式信号BE变成预定的设定值并且扫描路径电路的输出信号根据此按原样输出。在另外的情况下，模式信号BE变得不同于预定的设定值，从而扫描路径电路的输出信号被连接于输出侧的编码电路编码并被输出。因此，扫描路径电路的输出可根据需要被隐藏，难以从扫描路径电路的输出猜出组合电路的配置并且从而防止了逆向工程。
注意在本发明中，扫描路径电路的数目、包括扫描路径电路位置的触发器的数目、嵌入在扫描路径电路中的模式密钥电路的触发器的位置和顺序、模式密钥数据的位数以及编码电路的位数都是可变的。而且，传送扫描输出信号的模式在编码电路的编码格式和模式密钥数据匹配时可自由设置。而且，压缩电路可被使用，来代替编码电路，用于对扫描路径电路的输出信号进行编码。
如上所解释的那样，根据本发明的半导体电路，由于扫描路径电路的输出信号被压缩或编码，难以从扫描路径电路的输出猜出组合电路的配置并且从而防止了逆向工程。
而且，通过输入嵌入在扫描路径电路中的模式密钥电路中的特定模式密钥数据，扫描路径电路的输出信号可被串行输出而不用通过压缩电路或编码电路。因此，扫描路径电路可被用于在组合电路的测试和故障分析时猜出故障的位置。
而且，模式密钥数据在长度上是可变的并且可被插入扫描路径中的任何位置，设置模式数据的过程在扫描操作期间被执行，从而有一个优点是不知道模式密钥的人将发现很难从测试码型猜出模式密钥，即使将两个进行对比也很难猜出。
尽管本发明已经参考为图示的目的选择的特定实施例进行了描述，显然熟悉本领域的技术人员可对其进行各种改变而不脱离本发明的基本概念和范围。
权利要求
1．一种半导体电路，包括一个用于连续把输入数据移位向输出侧的扫描路径电路和一个用于根据所述的输入数据或从所述扫描路径电路输入的测试数据执行预定的处理并输出处理结果到所述的扫描路径电路的功能电路，还包括安装在所述扫描路径电路的预定位置的用于以并行方式输出输入到所述扫描路径电路的串行数据的模式密钥电路；用于对来自所述模式密钥电路的输出数据执行预定的逻辑运算并根据操作结果输出模式信号的模式信号产生电路；以及数据转换电路，用于在所述模式信号处于一个状态时按原样输出所述扫描路径电路的输出数据，而在所述模式信号处于一个不同于所述的一个状态的状态执行时对所述扫描路径电路的输出数据执行预定的处理，并输出不同于输入数据的数据。
2．根据权利要求1的半导体电路，其中所述扫描路径电路包括在输入端与输出端之间串联的多个触发器，根据公用时钟信号连续把要被输入到所述输入端的数据移位向所述输出端。
3．根据权利要求2的半导体电路，其中所述模式密钥电路由安装在所述扫描路径电路的预定位置的多个触发器构成。
4．根据权利要求3的半导体电路，其中当以第一操作模式操作时，包括所述模式密钥电路的触发器保持输入信号并将其输出到输出侧；及当以第二操作模式操作时，包括所述模式密钥电路的触发器输出保持的数据的逻辑反向的数据。
5．根据权利要求1的半导体电路，其中所述模式信号产生电路包括一个用于保持所述模式密钥电路的输出数据的数据保持电路；和一个用于对上述数据保持电路所保持的数据执行预定的逻辑运算并作为所述模式信号输出运算结果的逻辑运算电路。
6．根据权利要求5的半导体电路，其中所述数据保持电路包括用于保持所述模式密钥电路的输出数据的触发器，当以所述第一操作模式操作时，所述触发器原样保持输出数据，并且当以所述第二操作模式操作时，所述触发器提取所述模式密钥电路的输出数据。
7．根据权利要求5的半导体电路，其中所述逻辑运算电路包括用于获得对于所述数据保持电路所保持的数据的异或的多个异或电路；和用于获得所述各异或电路的输出数据的与运算的与电路。
8．根据权利要求1的半导体电路，其中数据转换电路包括串联的多个触发器，用于对所述多个触发器中的一预定触发器的输出数据执行逻辑运算并输入计算结果到第一触发器的反馈电路，和一个用于在所述模式信号处于一个状态时按原样输出所述扫描路径电路的输出数据、而在所述模式信号处于不同于该一个状态的一个状态时输出所述扫描路径电路的输出数据与所述多个触发器中的任何一个触发器的输出数据的逻辑运算的结果的输出电路。
9．根据权利要求8的半导体电路，其中所述反馈电路包括用于获得所述预定的触发器的输出数据的异或的异或电路。
10．根据权利要求8的半导体电路，其中所述输出电路包括用于获得所述扫描路径电路的输出数据与所述任何一个触发器的输出的异或的异或电路。
全文摘要
用于压缩或编码扫描路径电路的输出数据的半导体电路,实现电路测试和故障分析,防止组合电路的配置从输入和输出而被猜出。将预定模式密钥数据混到输入数据中,将预定码型的密钥数据输入到扫描路径电路中,使其被扫描路径电路中的模式密钥电路提取。该密钥数据被模式保持电路从模式密钥电路提取,模式信号BE根据模式密钥数据在系统模式操作期间被产生。当模式密钥数据具有预定码型时,模式密钥信号变为预定的设定值,并且扫描路径电路的输出信号原样输出。否则,扫描路径电路的输出可隐藏。
文档编号G06F21/75GK1305226SQ00136650
公开日2001年7月25日 申请日期2000年9月3日 优先权日1999年9月3日
发明者小野寺岳志 申请人:索尼公司