专利名称：加密可编程逻辑器件的制作方法
技术领域：
本发明涉及基于SRAM的可编程逻辑集成电路，例如现场可编程的阵列(FPGAs)，其中，形成逻辑电路的编程功能的配置代码是从配置存储器或微控制器在电源接通时加载入逻辑电路的。本发明尤其涉及保护配置存储中的内容避免被拷贝的方案。
背景技术：
随着可编程逻辑集成电路密度越来越密，价格越来越便宜，速度越来越快，此可编程逻辑集成电路越来越广泛地被用于大量生产的产品的设计之中，而替代过去人们采用的门阵列或标准单元ASIC。这一过渡到采用可编程逻辑电路为盗窃设计提供了机会，而这在同样条件下采用ASIC时盗窃的机会就比较少。对基于SRAM的芯片，人们对设计盗窃特别“关注”，因为它们通电时“不配置”，必须从另外的一个配置存储器对它们进行加载。从保密的角度来说，这些器件问题是在不通电时(关闭电源时)，基于SRAM可编程逻辑电路，诸如许多FPGAs(现场可编程门阵列)，就会失去它们的程序配置。每当一基于SRAM的FPGA通电时，一比特流从一外面的存储器源被加载入该器件之中，此外存储器源通常是一断电不丢失数据的存储器芯片，例如一EPROM(可擦可编程只读存储器)或EEPROM(电可擦可编程只读存储器)，或者有时是一微控制器。图1示出了已有技术典型的不加密的系统。可编程逻辑11及配置存储器13(或微控制器)芯片组件都安装在一块印刷电路板15上，在它们之间有一条数据连接线路17以使配置数据在通电时可以加载入可编程逻辑11。该外部的存储器件13是一不保密的器件，它很容易被从电路板上取下来。使用一市售的编程装置，存储器件13的内容可以被读出及拷贝。或者，数据线17及存储器的外部引线19形成一不保密的链路(连接)，其中，当数据传送到可编程器件11时，通过把一个探针放在印刷电路板的迹线17上或者放在器件引线19上，用一逻辑分析器截获数据，配置的比特流就可以被读出。一旦截获到数据，数据就很容易复制出来，从而把整个电路设计都偷盗出来。
基于抗熔断，EEPROM及快速存储器的器件，也不能逃过被复制的危险。如果设计具有足够高的价值，聪明的盗窃者就会千方百计地想办法把它偷出来。把高压加在外部引线上使部件进入试验模式(状态)以及芯片探测是他们偷盗所用的技术中的某一种。
由于有一些不负责任的系统制造商根本不顾电路设计有创作权及专利权，或者由于在某些国家对知识产权意识较差，这类制造商毫不犹豫地拷贝新型电路设计以牟取暴利，因此，人们希望能够配置存储器的内容设法加以加密。
目前，加密的方案涉及两方面的结合，一方面是在存储器器件中加加密位，另一方面对正在传送到可编程逻辑的串行数据流进行加密。这些技术的细节请参见美国专利4,812,675；4,852,044；5,349,349；5,388,157；5,446,864；5,640,347；5,768,372；5,915,017以及5,970,142。然而，虽然加密位比较易于实施，但是对数据流加密将大大增加存储器芯片及目标可编程器件的复杂性及成本。
本发明的一个目的是提供一种比较简单、成本比较低的方法来配置数据加密，防止不法制造商盗窃设计。
发明内容
本发明的目的是这样实现的两个方面相结合，一方面对配置存储器使用加密位(比特)，另一方面将存储器和可编程逻辑芯片都结合设置在一单一封装内。使用多芯片组件可以把从存储器到逻辑芯片的数据传输内部化(在封装件内部进行)。这样，如果不拆开封装件就无法加以探测。加密位可以防止通过组件的外部引线读出配置存储器的内容。
图1是示意性平面视图，图中示出了已有技术的不加密的逻辑系统，其中，可编程逻辑和配置存储器器件都安装在一块印刷电路板上。
图2是本发明的加密的逻辑系统的示意性平面图。
具体实施例方式
在图2中，一块带有外部引线29的多芯片组件(模块)具有安装在其内的一基于SRAM的可编程逻辑芯片21和一配置存储器芯片23，它们形成一单一封装件。该可编程逻辑芯片21可以是一现场可编程的门阵列(FPGA)，系统内可配置可编程逻辑器件(PLD)或者需要在通电时加载配置的其他逻辑。外部引线29连接于芯片21及23，内部数据连接线27把配置存储器芯片23连接到逻辑芯片21上，其方式是可以在通电时把配置加载入逻辑芯片21中。此多芯片组件可以形成一系统级的集成电路器件，它把逻辑、存储器及微控制器结合在一单一封装(件)中。
配置存储器23具有两个变化，第一个变化是加进了加密位24。当设置了加密位时，就不可能通过通常的编程引线29回读器件23的内容。唯一可以在器件23上进行的操作是擦去芯片从而消除器件23的内容。一旦器件23被擦去，可以由制造商或者用户用新的代码对器件23进行重新编程。但是不可能把已有代码从器件23中抽出来。
本发明的第二个改变是加进了一根内部连接线27，此连接线27可以使要加载入可编程逻辑器件21中的数据完全在封装件25内部中进行。这样就可以防止在数据被加载入器件21中时使用逻辑分析器或类似测试装置俘获(窃取)数据。通过把数据连接线27置于内部(它只能在设置了加密位24以及在配置存储器23处于回读模式时才能被启动)，就可以从配置存储器23加载可编程逻辑器件21而无需把存储器的内容泄露到封装件25的外部。
外数据引线29可用于对器件进行程序编制以及用于设置基于EEPROM的加密位24。当设置了加密位24之后，此编程连接线就只响应于器件擦除指令。在设置了加密位之后，就不可能从这些外编程/数据引线29读出数据。
内部连接线27的采用可以允许串行数据传送给逻辑器件21而不会让数据从外部被观测和捕获。
权利要求
1.一种加密可编程逻辑集成电路系统，它包括一具有外部引线的多芯片组件；一可编程逻辑芯片，它安装在所述多芯片组件内并与诸外部引线相连通；一安装在所述多芯片组件中的配置存储器芯片，该配置存储器芯片存储用于通过在多芯片组件内部的数据传输连接线对可编程逻辑芯片的配置进行编程的配置数据，配置存储器与用于编程、擦去指令以及要存储在该配置存储器芯片内的配置数据的外部引线相连通，其中，所述配置存储芯片包括一加密位，所述加密位具有一第一状态，在该第一状态时，配置数据可以被编程并通过所述多芯片组件的外部引线进行回读；所述加密位还具有一第二状态，在该第二状态时，只能通过所述外部引线与一擦去指令相连通，并且，在该第二状态，所述内部数据的传输连接线被启动进行工作。
2.如权利要求1所述的系统，其特征在于，所述可编程逻辑芯片包括一其中集成的、现场可编程的门阵列(FPGA)。
3.如权利要求2所述的系统，其特征在于，所述可编程逻辑芯片中包括不可编程的逻辑块。
4.如权利要求2所述的系统，其特征在于，所述可编程逻辑芯片还结合一微控制器。
全文摘要
一可编程逻辑芯片(21)及配置存储器芯片(23)两者安装在一个多芯片组件(25)内以形成一单一封装件。该配置存储器有一加密位(24)，当它处于第一状态时，可以通过包装件的外部引线(29)对存储芯片中的配置数据的回读进行编程，当加密位处于第二状态时，只有擦去指令可以通过外部引线与存储器芯片相连通。设置在存储芯片和可编程逻辑芯片之间的内部数据传送连接线(27)只有当该加密位处于第二状态并且存储芯片处于回读模式时，才能被启动，从而允许配置数据在通电时加载入逻辑芯片之中。
文档编号G06F12/14GK1444799SQ01813482
公开日2003年9月24日 申请日期2001年6月11日 优先权日2000年7月28日
发明者M·T·梅森, N·D·昆纳利, H·H·郭 申请人:爱特梅尔股份有限公司