专利名称：：闪存桥接装置、方法及其应用系统的制作方法
技术领域：
：本发明涉及一种闪存桥接装置，且特别是涉及一种将NAND闪存仿真为NOR闪存使用的装置、方法及其应用系统。为达上述及其它目的，本发明提供一种闪存桥接装置，适用于将一NAND闪存仿真为NOR闪存，以连接存储器接口，包括缓冲区及控制逻辑。其中，缓冲区用以储存对应于NAND闪存部分地址的数据。控制逻辑耦接缓冲区，用以接收存储器指令，判断、执行及响应存储器指令的要求。本发明的较佳实施例中，控制逻辑还包括第一缓冲存取(bufferaccess)单元、缓冲控制逻辑、第二缓冲存取单元、错误更正码(errorcorrectioncode)单元、区块地址转换(blockaddresstranslationtable)单元、NAND闪存控制单元及主控制逻辑单元。其中，第一缓冲存取单元用以作为存储器接口与缓冲区的存取接口。缓冲控制逻辑耦接第一缓冲存取单元及缓冲区，用以控制读写缓冲区。第二缓冲存取单元耦接缓冲控制逻辑，用以作为NAND闪存与缓冲区的存取接口。错误更正码单元耦接第二缓冲存取单元，用以更正自NAND闪存读取数据的错误。区块地址转换单元耦接第二缓冲存取单元，用以将存储器指令之一逻辑地址，转换为实际地址。NAND闪存控制单元耦接错误更正码单元及区块地址转换单元，用以实际读写NAND闪存。主控制逻辑单元耦接第一缓冲存取单元、第二缓冲存取单元及区块地址转换单元，用以控制自NAND闪存读取未储存于缓冲区的数据、判断存储器指令欲读取的数据是否已储存于缓冲区及控制将暂存于缓冲区的数据逐步写入NAND闪存。其中，接收的存储器指令包括存储器读取指令、存储器写入指令及存储器配置(configure)指令。而此闪存桥接装置的控制逻辑支持8/16/32位的同步/异步存储器接口、及支持如4Mx8、16Mx8、32Mx8、64Mx8等不同的存储器配置(configuration)，并支持其交错(interleave)及非交错(non-interleave)模式。且于开机时，会将NAND闪存中储存的激活程序代码先行加载缓冲区中，以支持本地执行操作(executioninplace，简称XIP)。本发明的较佳实施例中，将此闪存桥接装置应用于其应用系统中，此系统包括存储器控制单元、NAND闪存及闪存桥接装置。其中，存储器控制单元支持连接一NOR闪存的存储器接口。NAND闪存用以储存系统使用的程序代码或数据。闪存桥接装置耦接存储器控制单元及NAND闪存，用以将NAND闪存仿真成为NOR闪存使用。本发明另提供一种闪存桥接方法，适用于将一NAND闪存经由闪存桥接装置，仿真为NOR闪存，以连接存储器接口，包括下列步骤首先接收一存储器指令；当此存储器指令为一存储器读取指令，且欲读取的数据已储存于闪存桥接装置中时，直接响应此存储器读取指令；当此存储器指令为一存储器读取指令，且欲读取的数据并未储存于闪存桥接装置中时，自NAND闪存读取数据，然后响应此存储器读取指令；当此存储器指令为一存储器写入指令时，将数据储存于闪存桥接装置中，再逐步转写入NAND闪存中；以及当此存储器指令为一存储器配置指令时，执行此存储器配置指令。其中当自NAND闪存读取数据时，会将读取数据的错误先行更正，以提高其可靠度。本发明提供一种闪存桥接(bridge)装置、方法及其应用系统，是应用闪存桥接装置中提供的缓冲区作为高速缓存(cache)，以储存NAND闪存中的部分地址数据，再以闪存桥接装置中提供的高速缓存控制逻辑(cachecontrollogic)，来判断欲读取的数据为高速缓存命中(cachehit)，故可以直接响应，或高速缓存失败(cachemiss)，故必须等待，以及于数据读取过程中，运用错误更正码功能来更正读取数据的错误，以将NAND闪存仿真为NOR闪存来储存程序代码与数据，达到降低其制造成本，并维持其效能与可靠度的功效。由上述的说明中可知，使用本发明提供的一种闪存桥接装置、方法及其应用系统，则可以使用NAND闪存，将其仿真成为NOR闪存，来储存程序代码与数据，不仅可降低其制造成本，更可维持其效能与可靠度。图中符号说明110、210存储器控制单元120NOR闪存130、230NAND闪存220、300闪存桥接装置310缓冲区320控制逻辑325第一缓冲存取单元330缓冲控制逻辑335第二缓冲存取单元340错误更正码单元350NAND闪存控制单元355主控制逻辑单元S410～S480方法步骤然而，因NOR闪存120与NAND闪存130相较，其价格昂贵许多，于是造成此种应用方式的制造成本无法降低，而若直接改以NAND闪存130来储存程序代码，则将影响系统的效能与可靠度。因此，本发明提供一种闪存桥接装置，以在微幅增加成本的情形下，大幅增进应用NAND闪存130来储存程序代码的应用的效能与可靠度。请参看图2所示，其为根据本发明较佳实施例的闪存桥接装置应用示意图。此应用除包括存储器控制单元210及用以储存程序代码的NAND闪存230外，还包括一闪存桥接(bridge)装置220。此闪存桥接装置220耦接存储器控制单元210及NAND闪存230，用以将NAND闪存230仿真成为NOR闪存使用，以提供达到符合储存系统程序代码的效能与可靠度。当然，本领域技术人员当可知晓，系统亦可经由适当的规划，将此NAND闪存230分别规划为储存程序代码的区域与储存数据的区域使用。请参看图3所示，其为根据本发明较佳实施例的闪存桥接装置方块图。此闪存桥接装置300包括缓冲区310及控制逻辑320。其中，缓冲区310可以是由单一个或多个例如是FIFO或RAM的缓冲器所组成，其用以储存对应于NAND闪存230部分地址的数据，且当其由多个缓冲器组成时，并可交错使用(interleavedaccess)，以增进系统效能。控制逻辑320耦接缓冲区310，用以接收存储器指令，判断、执行及响应存储器指令的要求。其中控制逻辑320还包括第一缓冲存取(bufferaccess)单元325、缓冲控制逻辑330、第二缓冲存取单元335、错误更正码(errorcorrectioncode)单元340、区块地址转换(blockaddresstranslationtable)单元345、NAND闪存控制单元350及主控制逻辑单元355。第一缓冲存取单元325用以作为图2的存储器控制单元210的存储器接口与缓冲区310的存取接口。缓冲控制逻辑330耦接第一缓冲存取单元325、第二缓冲存取单元335及缓冲区310，用以控制读写缓冲区310。第二缓冲存取单元335耦接缓冲控制逻辑330，用以作为图2的NAND闪存230与缓冲区310的存取接口。错误更正码单元340耦接第二缓冲存取单元335，用以更正自图2的NAND闪存230读取数据的错误。区块地址转换单元345耦接第二缓冲存取单元335，用以将存储器指令之一逻辑地址，转换为实际地址。NAND闪存控制单元350耦接错误更正码单元340及区块地址转换单元345，用以实际读写图2的NAND闪存230。主控制逻辑单元355耦接第一缓冲存取单元325、第二缓冲存取单元335及区块地址转换单元345，用以控制自图2的NAND闪存230读取未储存于缓冲区310的数据、判断存储器指令欲读取的数据是否已储存于缓冲区310及控制将暂存于缓冲区310的数据逐步写入图2的NAND闪存230。当然，如本领域技术人员所知，其中的主控制逻辑单元355可以使用例如是微处理控制逻辑。其中因接收的存储器指令包括存储器读取指令、存储器写入指令及存储器配置(configure)指令，故可分为几种不同情况来加以说明。首先较佳地控制逻辑320于开机时，会将储存于NAND闪存230中的激活程序代码先行加载缓冲区310中，以提供支持本地执行操作(executioninplace，简称XIP)功能，且于加载程序代码的过程中，会经错误更正码单元340更正数据的错误，以提高其可靠度。当收到存储器读取指令时，主控制逻辑单元355会核对欲读取的数据是否已储存于缓冲区310中，如是则直接由缓冲区310中取出数据，以响应此存储器读取指令；如否则经区块地址转换单元345，将逻辑地址转换为实际对应的NAND闪存地址，并经NAND闪存控制单元350读取数据，于读取过程中，则经错误更正码单元340更正数据的错误，再经第二缓冲存取单元335及缓冲控制逻辑330存入缓冲区中310，然后才经由第一缓冲存取单元325响应欲读取的数据。此段等待过程可以有几种不同的作法，第一种为持续保留总线使用权至响应数据完成时；第二种为先行释放总线使用权，等待下次重试(retry)读取时即可快速响应数据；第三种为释放总线使用权，并于完成自NAND闪存230中读取数据，且储存于缓冲区310时，发出中断请求。本领域技术人员可配合需要，使用不同的等待方法，以增进系统的效能。当收到存储器写入指令时，则经第一缓冲存取单元325及缓冲控制逻辑330，以将写入数据先行存入缓冲区310中，再经第二缓冲存取单元335及NAND闪存控制单元350逐步将数据存入NAND闪存230中。而当收到存储器配置指令时，则由主控制逻辑单元355直接执行此存储器配置指令。其中，此闪存桥接装置300支持8/16/32位的同步/异步存储器接口、及支持例如是4Mx8、16Mx8、32Mx8、64Mx8等不同的存储器配置，并支持其交错及非交错模式。由上述说明中，可归纳一种闪存桥接方法，适用于将一NAND闪存经由闪存桥接装置，仿真为NOR闪存，以连接存储器接口。此方法如图4的流程图所示，包括下列步骤首先于S410步骤中接收一存储器指令；然后于步骤S420中判断存储器指令的种类，当此存储器指令为存储器读取指令，且于S430步骤中判断欲读取的数据已储存于闪存桥接装置中时，则至S450步骤直接响应此存储器读取指令；当此存储器指令为存储器读取指令，且于步骤S420中判断欲读取的数据并未储存于闪存桥接装置中时，则至步骤S440，以自NAND闪存读取数据，然后至S450步骤响应此存储器读取指令；当于步骤S420中判断存储器指令为存储器写入指令时，则至步骤S460，以将数据储存于闪存桥接装置中，再于步骤S470中，逐步将数据转写入NAND闪存中；以及当此存储器指令为存储器配置指令时，则至步骤S480执行此存储器配置指令。其中当自NAND闪存读取数据时，会将读取数据的错误先行更正，以提高其可靠度。由上述说明中可知，本发明应用闪存桥接装置中提供的快取控制逻辑，来判断欲读取的数据为储存区符合，可以直接响应，或储存区不符合，必须等待，以及运用错误更正码功能于数据读取过程中，更正读取数据的错误。故其为将NAND闪存仿真为NOR闪存来储存程序代码与数据，不仅可降低其制造成本，更可维持其效能与可靠度。虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当以权利要求书并结合说明书及附图所界定者为准。权利要求1.一种闪存桥接装置，适用于将一NAND闪存仿真为一NOR闪存，以连接一存储器接口，包括一缓冲区，用以储存对应于该NAND闪存部分地址的数据；以及一控制逻辑，耦接该缓冲区，用以接收一存储器指令，执行及响应该存储器指令的要求。2.如权利要求1所述的闪存桥接装置，其特征在于该控制逻辑还包括一第一缓冲存取单元，用以作为该存储器接口与该缓冲区的存取接口；一缓冲控制逻辑，耦接该第一缓冲存取单元及该缓冲区，用以控制读写该缓冲区；一第二缓冲存取单元，耦接该缓冲控制逻辑，用以作为该NAND闪存与该缓冲区的存取接口；一错误更正码单元，耦接该第二缓冲存取单元，用以更正自该NAND闪存读取数据的错误；一区块地址转换单元，耦接该第二缓冲存取单元，用以将该存储器指令的一逻辑地址，转换为一实际地址；一NAND闪存控制单元，耦接该错误更正码单元及该区块地址转换单元，用以实际读写该NAND闪存；以及一主控制逻辑单元，耦接该第一缓冲存取单元、该第二缓冲存取单元及该区块地址转换单元，用以控制自该NAND闪存读取未储存于该缓冲区的数据、判断该存储器指令欲读取的数据是否已储存于该缓冲区及控制将暂存于该缓冲区的数据逐步写入该NAND闪存。3.如权利要求1所述的闪存桥接装置，其特征在于该存储器指令包括存储器读取指令、存储器写入指令及存储器配置指令。4.如权利要求1所述的闪存桥接装置，其特征在于该控制逻辑支持8/16/32位的同步/异步接口。5.如权利要求1所述的闪存桥接装置，其特征在于该控制逻辑支持如4Mx8、16Mx8、32Mx8、64Mx8等不同的存储器配置，并支持交错及非交错模式。6.如权利要求1所述的闪存桥接装置，其特征在于该控制逻辑于开机时，会将该NAND闪存中储存的激活程序代码加载该缓冲区中。7.如权利要求1所述的闪存桥接装置，其特征在于该缓冲区是由多个缓冲器所组成，并可交错使用。8.一种闪存桥接装置应用系统，包括一存储器控制单元，该存储器控制单元支持连接一NOR闪存的一存储器接口；一NAND闪存，用以储存系统使用的程序代码；以及一闪存桥接装置，耦接该存储器控制单元及该NAND闪存，用以将该NAND闪存仿真成为该NOR闪存使用。9.如权利要求8所述的闪存桥接装置应用系统，其特征在于该闪存桥接装置包括一缓冲区，用以储存对应于该NAND闪存部分地址的数据；以及一控制逻辑，耦接该缓冲区，用以接收该存储器控制单元发出的一存储器指令，判断、执行及响应该存储器指令的要求。10.如权利要求9所述的闪存桥接装置应用系统，其特征在于该控制逻辑还包括一第一缓冲存取单元，用以作为该存储器接口与该缓冲区的存取接口；一缓冲控制逻辑，耦接该第一缓冲存取单元及该缓冲区，用以控制读写该缓冲区；一第二缓冲存取单元，耦接该缓冲控制逻辑，用以作为该NAND闪存与该缓冲区的存取接口；一错误更正码单元，耦接该第二缓冲存取单元，用以更正自该NAND闪存读取数据的错误；一区块地址转换单元，耦接该第二缓冲存取单元，用以将该存储器指令的一逻辑地址，转换为一实际地址；一NAND闪存控制单元，耦接该错误更正码单元及该区块地址转换单元，用以实际读写该NAND闪存；以及一主控制逻辑单元，耦接该第一缓冲存取单元、该第二缓冲存取单元及该区块地址转换单元，用以控制自该NAND闪存读取未储存于该缓冲区的数据、判断该存储器指令欲读取的数据是否已储存于该缓冲区及控制将暂存于该缓冲区的数据逐步写入该NAND闪存。11.如权利要求9所述的闪存桥接装置应用系统，其特征在于该存储器指令包括存储器读取指令、存储器写入指令及存储器配置指令。12.如权利要求8所述的闪存桥接装置应用系统，其特征在于该闪存桥接装置支持8/16/32位的同步/异步接口。13.如权利要求8所述的闪存桥接装置应用系统，其特征在于该闪存桥接装置支持如4Mx8、16Mx8、32Mx8、64Mx8等不同的存储器配置，并支持交错及非交错模式。14.如权利要求8所述的闪存桥接装置应用系统，其特征在于该闪存桥接装置于开机时，会将该NAND闪存中储存的激活程序代码先行加载。15.一种闪存桥接方法，适用于将一NAND闪存经由一闪存桥接装置，仿真为一NOR闪存，以连接一存储器接口，包括下列步骤接收一存储器指令；当该存储器指令为一存储器读取指令，且欲读取的数据已储存于该闪存桥接装置中时，响应该存储器读取指令；当该存储器指令为该存储器读取指令，且欲读取的数据并未储存于该闪存桥接装置中时，自该NAND闪存读取数据，然后响应该存储器读取指令；当该存储器指令为一存储器写入指令时，将该数据储存于该闪存桥接装置中，再逐步转写入该NAND闪存中；以及当该存储器指令为一存储器配置指令时，执行该存储器配置指令。16.如权利要求15所述的闪存桥接方法，其特征在于当自该NAND闪存读取数据时，会将读取数据的错误先行更正。17.一种闪存桥接方法，适用于将一NAND闪存经由一闪存桥接装置，仿真为一NOR闪存，以连接一存储器接口，包括下列步骤接收一存储器指令；当该存储器指令为一存储器读取指令，且欲读取的数据已储存于该闪存桥接装置中时，响应该存储器读取指令；以及当该存储器指令为该存储器读取指令，且欲读取的数据并未储存于该闪存桥接装置中时，自该NAND闪存读取数据，然后响应该存储器读取指令。18.如权利要求17所述的闪存桥接方法，其特征在于当自该NAND闪存读取数据时，会将读取数据的错误先行更正。19.一种闪存桥接方法，适用于将一NAND闪存经由一闪存桥接装置，仿真为一NOR闪存，以连接一存储器接口，包括下列步骤接收一存储器指令；当该存储器指令为一存储器写入指令时，将该数据储存于该闪存桥接装置中，再逐步转写入该NAND闪存中；以及当该存储器指令为一存储器配置指令时，执行该存储器配置指令。全文摘要一种闪存桥接(bridge)装置、方法及其应用系统，是应用闪存桥接装置中提供的缓冲区作为高速缓存(cache)，以储存NAND闪存中的部分地址数据，再以闪存桥接装置中提供的高速缓存控制逻辑(cachecontrollogic)，来判断欲读取的数据为高速缓存命中(cachehit)，故可以直接响应，或高速缓存失败(cachemiss)，故必须等待，以及于数据读取过程中，运用错误更正码功能来更正读取数据的错误，以将NAND闪存仿真为NOR闪存来储存程序代码与数据，达到降低其制造成本，并维持其效能与可靠度的功效。文档编号G06F12/10GK1462000SQ0212196公开日2003年12月17日申请日期2002年5月29日优先权日2002年5月29日发明者唐迎华,韩文琪,沈璞如申请人:科统科技股份有限公司