专利名称：显示器件及采用此显示器件的显示系统的制作方法
技术领域：
本发明涉及显示器件及采用此显示器件的显示系统，更确切地说是涉及能够以低的功耗显示高清晰度和多灰度图象的显示器件以及采用此显示器件的显示系统。
背景技术：
近年来，在诸如玻璃衬底或塑料衬底之类的具有绝缘表面的衬底上制作多晶硅薄膜的技术已有迅速进展。对于其中用多晶硅薄膜作为有源层而制作的TFT(薄膜晶体管)被提供为象素部分中的开关元件的显示器件以及其中用来驱动象素的电路被制作在象素部分外围的有源矩阵显示器件，已经开展了积极的研究和开发。
上述显示器件的最大优点一般是厚度薄、重量轻、以及功耗低。利用这些优点，显示器件被用作诸如笔记本计算机之类的便携式信息处理器件的显示部分或便携式小型博奕计算机的显示部分。
在个人计算机或小型博奕计算机中，除了显示器件之外，显示系统往往还安装有图象处理器件。此处，显示系统表示一种系统，它具有对中央处理器(以下称为CPU)中执行的运算过程的结果进行接收处理并在显示部分显示图象的功能。而且，图象处理器件表示一种器件，它接收CPU中执行的运算的结果，并形成要送到显示系统中的显示器件的图象数据。而且，显示器件表示一种器件，它将图象处理器件中形成的图象数据显示为显示部分中的图象。显示部分表示一个区域，它由多个象素组成，并在其中显示图象。
为了对大量图象数据进行高速显示，图象处理器件往往由专用于图象处理的运算处理器件(以下称为GPU，即图象处理单元)、作为存储器件的用来存储图象数据的视频随机存取存储器(以下称为VRAM)、显示处理器件等构成。
此处，GPU表示一种专用电路，它被专门用来进行形成图象数据的运算处理，或是一种部分包括具有进行形成图象数据的运算处理功能的电路的电路。因此，在CPU中进行部分或全部形成图象数据的运算处理的情况下，CPU包括GPU。而且，图象数据表示有关显示图象的色彩和灰度的信息，并表示一种能够被存储在存储器中的电信号。VRAM以一屏的图象数据来存储。而且，显示处理器件由具有形成从图象数据送到显示器件的图象信号的功能的电路组成。图象信号表示用来改变显示器件中显示部分的灰度的电信号。例如，在液晶显示器件的情况下，图象信号相当于施加到象素电极的电压信号。
图2A是第一常规例子的结构方框图，而图2B是第二常规例子的结构方框图。在图2A中，显示系统200由图象处理器件202、显示器件203、以及显示控制器204构成，并与CPU 201交换数据和控制信号。图象处理器件202由GPU 205、VRAM 206、以及显示处理电路207构成。另一方面，在图2B中，显示系统210由图象处理器件212、显示器件213、以及显示控制器214构成，并与CPU 211交换数据和控制信号。图象处理器件212由GPU 215、GPU 216、VRAM 217、VRAM 218、以及显示处理电路219构成。双通道RAM常常被用作VRAM 206、217、和218，在双通道RAM中，可以用一个通道进行写入，同时用另一个通道进行读出。
以下，显示系统的工作将被描述为显示图象的情况，其中构成图象的各个结构组成部分(以下称为图象结构组成部分)是字符301和背景302，且其中字符301来回移动，如图3所示。
首先描述图2A所示的第一常规例子。CPU 201对字符301的位置和方向、背景302的位置等进行数据运算。运算的结果被传输到显示系统200，被GPU 205接收。GPU 205进行运算处理，以便将CPU 201的运算结果转换成图象数据。例如，GPU 205对字符301的图象数据的形成、背景302的图象数据的形成、图象数据的重叠等进行运算处理，从而将显示图象的彩色和灰度转换成被二进制数字压缩的数据。图象述矩被存储到VRAM 206中，并根据显示时刻被周期性地读出。读出的图象数据在显示处理电路207中被转换成图象信号，然后被传输到显示器件203。此处，在例如液晶显示器件的情况下，显示处理电路207相当于诸如DAC(DA转换器)的用来进行转换成电压信号的电路，而图象信号相当于根据显示部分的象素的灰度的模拟数据。显示器件203的显示时刻控制由显示控制器204进行。
接着解释图2B所示的第二常规例子。CPU 211对字符301的位置和方向、背景302的位置等进行数据运算。运算的结果被送到显示系统210，且GPU 215和GPU 216分别接收执行运算所需的结果。在此常规例子中，GPU 215接收CPU运算结果中的字符301的位置和方向上的运算结果。而且，GPU 216接收CPU运算结果中的背景302等的位置上的运算结果。接着，GPU 215形成字符301的图象数据。形成的字符图象数据被存储到VRAM 217中。而且，GPU 216形成背景302的图象数据。形成的背景图象数据被存储到VRAM 218中。然后，GPU 215和GPU 216彼此同步并读出存储在VRAM 217中的字符图象数据和存储在VRAM 218中的背景图象数据，并在GPU 216中进行图象数据的合成。在显示处理电路219中，组合(composed)的整个图象数据根据显示时刻被转换成图象信号，然后被传输到显示器件213。显示器件213的显示时刻控制由显示控制器214进行。
在图2A所示的第一常规例子中，字符和背景的图象数据在GPU 205中被形成，因而在字符和背景的图象数据被频繁更新的情况下，运算量是巨大的。另一方面，要求VRAM 206具有足以存储对应于一屏的图象数据的存储量。而且，在显示器件中每次进行各个帧的显示图象的重新成像(以下称为图象刷新)时，必须从VRAM 206读出对应于一屏的图象数据。因此，即使在被显示的图象完全不被更新的情况下，也进行读出，VRAM 206中的功耗于是很大。因此，当执行高清晰度和多灰度图象显示时，GPU 205的运算量进一步增加，且VRAM 206的存储量进一步增加，这就在图象刷新时导致功耗的进一步增加。
另一方面，在图2B所示的第二常规例子中，字符图象数据的形成和背景图象数据的形成由GPU 215和GPU 216分别进行。因此，即使字符和背景的图象数据频繁更新，各个GPU中的运算处理量也少于第一常规例子中GPU 205的运算处理量。但需要二个VRAM的事实仍然存在，亦即需要大的存储容量。而且，每次图象刷新时都在显示器件中进行字符图象数据和背景图象数据的重叠处理。因此，也需要从VRAM217和VRAM 218周期性地读出图象数据。亦即，即使在字符图象数据或背景图象数据完全不被更新的情况下，也进行读出，功耗因而大。因此，当执行高清晰度和多灰度显示时，VRAM 217和VRAM 218中的功耗增加。
如上所述，常规显示系统的结构在显示器件中以高的成像速度执行高清晰度和多灰度显示时，有下列问题。亦即出现问题(1)要求GPU具有相当大的运算能力，因而增大GPU的芯片尺寸，以及问题(2)要求VRAM具有大的存储容量，因而增大VRAM的芯片尺寸。这些问题导致图象处理器件的安装面积或安装体积增大。而且出现问题(3)在图象刷新时，需要从VRAM读出大量图象数据，导致功耗增加。
发明内容
考虑到上述问题，提出了本发明，本发明的目的因而是提供一种显示器件，以及提供一种采用此显示器件的显示系统，此显示器件(1)能够减少GPU的运算处理量，(2)在显示器件外面不需要用来存储对应于一屏的图象数据的存储器件，以及(3)能够进行显示而无须在图象刷新时从VRAM周期性地读出数据。
根据本发明，显示器件由各包括存储电路、运算处理电路、显示处理电路的象素以及各具有在任意存储电路中存储图象数据的功能的电路构成。显示系统由具有上述结构的显示器件以及包括GPU和用来存储某些图象结构组成部分的图象数据的存储器件的图象处理器件构成。在显示系统中，通过GPU中的运算处理，为各个图象结构组成部分形成图象数据。形成的图象数据被存储在各个象素的相应存储电路或图象处理器件的存储器件中。存储在图象处理器件的存储器件中的图象数据被馈送到各个象素的运算处理电路，并与存储在各个象素的存储电路中的图象数据组合。然后，组合的图象数据在显示处理电路中被转换为图象信号。
利用采用上述显示器件的上述显示系统，从而能够在象素中进行现有技术中在GPU内进行的运算处理部分，同时其余的处理在GPU中进行。于是，在根据本发明的显示系统中，能够减少GPU的运算处理量而不增大安装面积和安装体积。而且，在图象结构组成部分中，变化很小的组成部分的图象数据被存储在象素的存储电路中，从而能够减小显示系统的尺寸并减小重量和功耗。因而提供了适合于高清晰度大尺寸图象显示的显示器件。
本说明书公开的根据本发明的结构涉及到一种显示器件，它包括由排列在矩阵中的多个象素组成的象素部分，其特征在于，多个象素各具有用来存储第一图象数据的1位的存储电路、用存储在存储电路中的第一图象数据和馈自多个象素外面的第二图象数据来进行运算处理的运算处理电路、以及利用运算处理电路的输出来形成图象信号的显示处理电路。
根据本发明的另一种结构涉及到一种显示器件，它包括由排列在矩阵中的多个象素组成的象素部分，其特征在于，多个象素各具有用来存储第一图象数据的n位(n是≥2的自然数)的存储电路、用存储在存储电路中的第一图象数据和馈自多个象素外面的第二图象数据来进行运算处理的运算处理电路、以及利用运算处理电路的输出来形成图象信号的显示处理电路。
根据本发明的另一种结构涉及到一种显示器件，它包括由排列在矩阵中的多个象素组成的象素部分，其特征在于，多个象素各具有用来存储第一图象数据的m个(m是≥2的自然数)1位的存储电路、用存储在存储电路中的第一图象数据和馈自多个象素外面的第二图象数据来进行运算处理的运算处理电路、以及利用运算处理电路的输出来形成图象信号的显示处理电路。
根据本发明的另一种结构涉及到一种显示器件，它包括由排列在矩阵中的多个象素组成的象素部分，其特征在于，多个象素各具有用来存储第一图象数据的m个(m是≥2的自然数)n位(n是≥2的自然数)的存储电路、用存储在存储电路中的第一图象数据和馈自多个象素外面的第二图象数据来进行运算处理的运算处理电路、以及利用运算处理电路的输出来形成图象信号的显示处理电路。
在上述结构的任何一种中，运算处理最好是用来组合第一图象数据和第二图象数据的运算。
在上述结构的任何一种中，显示处理电路最好由D/A转换器电路组成。
在上述结构的任何一种中，最好提供用来根据图象信号而改变象素灰度的装置。
在上述结构的任何一种中，最好提供用来依次驱动各位的存储电路的装置。
在上述结构的任何一种中，最好提供用来将第一图象数据依次输入到各位的存储电路的装置。
在上述结构的任何一种中，最好提供用来将第二图象数据依次馈送到各位的运算处理电路的装置。
在上述结构的任何一种中，最好提供用来在一个水平周期中依次馈送各位的第二图象数据的装置。
在上述结构的任何一种中，各个存储电路可以由静态随机存取存储器(SRAM)组成。
在上述结构的任何一种中，各个存储电路可以由动态随机存取存储器(DRAM)组成。
在上述结构的任何一种中，存储电路、运算处理电路、以及显示处理电路最好由薄膜晶体管组成，各个薄膜晶体管包括由制作在选自由单晶半导体衬底、石英衬底、玻璃衬底、塑料衬底、不锈钢衬底、以及SOI衬底组成的组中的一种衬底上的半导体薄膜组成的有源层。
在上述结构的任何一种中，具有依次驱动各位的存储电路的功能的电路，最好制作在与象素部分相同的衬底上。
在上述结构的任何一种中，具有依次将第一图象数据输入到各位的存储电路的功能的电路，最好制作在与象素部分相同的衬底上。
在上述结构的任何一种中，具有依次将第二图象数据馈送到各位的运算处理电路的功能的电路，最好制作在与象素部分相同的衬底上。
在上述结构的任何一种中，具有在一个水平周期中依次馈送各位的第二图象数据的功能的电路，最好制作在与象素部分相同的衬底上。
在上述结构的任何一种中，最好用连续振荡激光器晶化方法来制作半导体薄膜。
具有任何一种上述结构的显示器件被组合到电子器件中是有效的。
显示系统可以由具有任何一种上述结构的显示器件以及由专门用于图象处理的运算处理器件和存储器件构成的图象处理器件来构成是有效的。
具有上述结构的显示系统被组合到电子器件中是有效的。
在附图中图1A和1B是方框图，用来解释根据本发明的显示器件和采用此显示器件的显示系统的结构；图2A和2B是方框图，用来解释常规显示器件和采用此显示器件的常规显示系统的结构；图3示出了显示图象的例子；
图4是根据实施方案1的象素的电路图；图5是根据实施方案2的象素的电路图；图6A-6D是剖面图，示出了根据实施方案3的显示器件的制造工艺；图7A-7D是剖面图，示出了根据实施方案3的显示器件的制造工艺；图8A-8D是剖面图，示出了根据实施方案4的显示器件的制造工艺；图9A-9D是剖面图，示出了根据实施方案5的显示器件的制造工艺；图10是根据实施方案6的激光光学系统的示意图；图11示出了根据实施方案6的结晶半导体膜的SEM照片；图12示出了根据实施方案7的结晶半导体膜的SEM照片；图13示出了根据实施方案7的结晶半导体膜的拉曼光谱；图14A-14H是剖面图，示出了根据实施方案8的TFT的制造工艺；图15A和15B示出了根据实施方案8的TFT的电学特性；图16A-16C示出了根据实施方案9的TFT的制造工艺图17A和17B示出了根据实施方案9的TFT的电学特性；图18A和18B示出了根据实施方案9的TFT的电学特性；图19A和19B示出了根据实施方案9的TFT的电学特性；图20A-20F示出了根据实施方案10的电子器件；而图21A-21B示出了根据实施方案10的电子器件。
具体实施例方式
在一个实施方案中，将描述根据本发明的显示器件的典型结构以及采用根据本发明的显示器件的显示系统。
以下，参照图1A和1B所示的方框图来描述显示器件和采用此显示器件的显示系统。图1A示出了根据本发明实施方案模式的显示器件和采用此显示器件的显示系统的方框结构。显示系统100由图象处理器件102和显示器件103构成，并与CPU 101交换数据和控制信号。图象处理器件102由GPU 104组成。而且，显示器件103包括象素部分105、行译码器106、以及列译码器107。象素部分105包含多个象素110。而且，图1B是象素108的详细方框图，且象素110包括象素存储电路111和112、象素运算处理电路117、以及象素显示处理电路118。象素存储电路111(112)包括存储元件113和114(115和116)。注意，在3个象素中可以包括3个或更多个象素存储电路。
一个象素的图象数据被保存在各个VRAM 120和象素存储电路111和112中。
在象素部分105中，象素110被排列在矩阵中。行译码器106和列译码器107能够选择特定的象素存储电路。列译码器107或行译码器106包括具有用来将图象数据写入到被选择的象素存储电路111和112中的装置的电路。象素存储电路111和112由1位、2位、或更多位的存储元件113-116组成。象素存储电路111和112各由多位存储元件组成，从而能够执行例如多灰度显示。在此情况下，行译码器106和列译码器107选择特定象素的特定位的存储元件113-116，而列译码器107可以包括具有用来将图象数据写入到被选择的存储元件113-116中的装置的电路。象素运算处理电路117由用来对存储在各个象素存储电路中的图象数据和存储在VRAM 120中的图象数据进行组合的逻辑电路组成。来自VRAM 120的图象数据被源驱动电路108和栅驱动电路109依次馈送到象素110。象素显示处理电路118具有将图象数据转换成图象信号的功能。
为了解释根据本发明的显示器件的具体驱动方法，接着描述图3所示图象的显示方法，其中字符301来回移动，图象由字符301和背景302构成。
首先，CPU 101对字符301的中心位置和方向等进行数据运算，并对背景302的上滚等进行运算。CPU 101的运算结果被GPU 102中的运算处理转换成图象数据。例如，从字符301的方向数据形成字符301的图象数据，且此图象数据被转换成其中每个象素的彩色和灰度由二进制数字表示的数据。在本实施方案模式中，字符301的图象数据和背景302的图象数据被分别存储到VRAM 102和象素存储电路111或112中。
根据图象刷新的时刻，存储在VRAM中的字符301的图象数据被随后读出并馈送到相应的象素运算处理电路117。在各个象素运算处理电路117中，字符301的图象数据和存储在象素存储电路111或112中的背景302的图象数据被组合。整个组合图象数据然后被各个象素中的象素显示处理电路118转换成图象信号。例如，在液晶显示器件的情况下，图象数据被转换成施加到液晶元件电极的电压数值。象素显示处理电路118是一种用来将图象数据转换成具有逻辑灰度的图象信号的电路，诸如DAC。
本实施方案模式的特征在于，显示系统由显示器件构成，显示器件具有在各象素中的具有进行在现有技术GPU中已经进行的部分运算处理功能的电路，或用来存储对应于一屏显示所需的图象数据的存储电路。采用上述显示器件，能够减少GPU中的运算处理量。而且，能够减少图象处理器件所需的零件数目，因而能够减小显示系统的尺寸和重量。而且，在显示静态图象的情况下，或在仅仅改变部分显示图象的情况下，能够明显地降低功耗。从而提供适合于高清晰度和大尺寸图象显示的显示器件。
显示器件可以包括具有用来同时选择多个象素并将图象数据存储到被选择的象素内的象素存储电路中的装置的电路。例如，可以包括能够对各个行同时选择8个象素的译码器电路以及用来将数据写入到8个象素内的象素存储电路中的电路。而且，在执行彩色显示的情况下，可以包括具有用来选择R(红色)、G(绿色)、B(蓝色)的1-3个象素的装置的电路。利用上述结构，能够缩短用来将数据写入到象素存储电路中的时间，使得能够显示清晰度更高和尺寸更大的图象。
在本实施方案模式的显示器件中，图象处理器件和显示器件可以被安装在同一个衬底上或安装在分立的衬底上。在图象处理器件和显示器件被安装在同一个衬底上的情况下，可以用TFT来构成GPU。这种结构能够简化布线，导致更低的功耗。
本实施方案模式能够被用于液晶显示器件、采用自发光元件的显示器件、及其驱动方法。
实施方案1在本实施方案中，作为具有实施方案模式所示的结构的显示器件的例子，给出了一种液晶显示器件，它包括各由二个由2位存储元件组成的象素存储电路构成的象素、象素运算处理电路、以及由DAC组成的象素显示处理电路。以下描述根据本实施方案的液晶显示器件的象素电路结构和各个象素的显示方法。注意，在本实施方案中解释了单色显示器的象素，但在执行彩色显示的情况下，与本实施方案相同的结构可以被应用于RGB中的每一个。
图4是本实施方案中液晶显示器件的象素的电路图。在图4中，示出了象素401、象素存储电路402、象素运算处理电路403、以及象素显示处理电路404。液晶元件405被夹在象素电极406与公共电位线408之间。液晶电容器元件407被示为具有电容CL的电容器元件，它共同包括液晶元件405的电容器部件和用来保持电荷的存储电容器。
数据线409与字线410和411相交，而选择晶体管412和413被安排在各个交叉点处。选择晶体管412和413的栅电极被电连接到字线410和411，且其源电极或漏电极被电连接到数据线409，而其它电极被电连接到存储元件414和415的一组电极。存储元件414和415的另一组电极被电连接到象素运算处理电路403的各个输入。在本实施方案中，存储元件414和415各包含其中二个倒相器电路被安排成环形的电路。选择晶体管412和413以及存储元件414和415构成象素存储电路402。
本实施方案示出了象素运算处理电路403由一个NOR电路、二个AND-NOR电路、以及4个倒相器电路构成的例子。
源布线416和417与栅线418相交，而选择晶体管419和420被安排在各个交叉点处。选择晶体管419和420的栅电极被电连接到栅线418，且其源电极或漏电极被电连接到源布线416和417，而其它电极被电连接到存储元件421和422的一组电极。电容器元件421和422的另一组电极被电连接到象素运算处理电路403的各个输入。
象素显示处理电路404是一种电容分压型DAC，它由高电位选择晶体管423和424、低电位选择晶体管425和426、电容器元件427和428、高电位线429和430、低电位线431和432、复位晶体管433、复位信号线434、液晶电容器元件407、以及公共电位线408构成。
此处，在象素显示处理电路404中，参考号C1表示电容器元件427的电容，参考号C2表示电容器元件428的电容，参考号VH表示各个高电位线429和430的电位，参考号VL表示各个低电位线431和432的电位，而参考号COM表示公共电位线408的电位。而且，用参考号V1来表示借助于使高电位选择晶体管423和低电位选择晶体管425之一导电而选择的电位(VH或VL)，而用参考号V2来表示借助于使高电位选择晶体管424和低电位选择晶体管426之一导电而选择的电位(VH或VL)。此时，施加到象素电极406的电位VP等于(C1×V1+C2×V2+CL×COM)/(C1+C2+CL)。在本实施方案中，采用C1∶C2∶CL＝2∶1∶1且COM＝0V。因此，以下满足VP＝(2V1+V2)/4。
接着描述用本实施方案的显示器件来显示图象的方法。用图3所示的由字符301和背景302构成的图象来描述字符301来回移动的图象的显示。以下，“H”对应于5V的外加电位，而“L”对应于0V的外加电位。而且，采用所谓的正常白色模式，其中在施加到液晶元件405的电位为0V的情况下，光透射最大，结果，当外加电压的绝对值变大时，光透射减小。而且，字符302的图象数据的上位和下位被分别存储在存储元件415和414中。
首先，复位信号线434被设定在“H”，以便使复位晶体管433导电。于是，象素电极406的电位变成等于公共电位线408的电位(0V)，因此，容易启动图象数据重写之后的下一个显示。
接着，至于各个字符301和背景302，由GPU中运算处理形成的图象数据被存储到象素存储电路402的相应的存储元件415和414中作为2位(4灰度)的数据。此处，例如在背景302的图象数据的上位是“1”的情况下，当“H”电信号被赋予数据线409，且8V的电位被施加到字线411时，“1”被存储在存储元件415中。而且，当“L”电信号被赋予数据线409，且8V的电位被施加到字线410时，“0”被存储在存储元件414中。
注意，至于字线410和411的选择方法，例如规定图象数据应该存储到哪一行象素的信号(行地址信号)，可以在GPU中形成，并可以在译码器电路中，从行地址信号形成用来选择字线410和411中任何一个的信号。
根据图象刷新的时刻，存储在VRAM中的字符301的图象数据的上位和下位，被馈送到各个源线416和417。当8V的电位被施加到栅线418时，选择晶体管419和420进入导电，并成为到象素运算处理电路403的输入信号。馈送的图象数据作为电荷被存储在电容器元件421和422中，直至下一个图象刷新。
在象素运算处理电路403中，根据存储在存储元件414和415中的图象数据以及存储在电容器元件421和422中的电荷，形成用来选择高电位选择晶体管423和低电位选择晶体管425之一以及高电位选择晶体管424和低电位选择晶体管426之一的信号。在本实施方案中，进行字符301的图象数据与背景302的图象数据的组合。在字符301的图象数据对应于“11”的情况下，背景302的图象数据被选择，而在其它情况下，字符301的图象数据被选择。组合之后的图象数据如表1所示。此处，在选择信号的上位是“1”(“0”)的情况下，高电位选择晶体管423(低电位选择晶体管425)进入导电。同样，在选择信号的下位是“1”(“0”)的情况下，高电位选择晶体管424(低电位选择晶体管426)进入导电。
然后，复位信号线434被设定在“L”，以便使复位晶体管433不导电。而且，电位VH(例如3V)被施加到高电位线429和430，而电位LH(例如1V)被施加到低电位线431和432。
根据由象素运算处理电路403形成的选择信号，高电位线429和低电位线431之一的电位以及高电位线430和低电位线432之一的电位被分别施加到电容器元件427和428。于是，如表1所示，施加到象素电极407的电压决定于象素显示处理电路405中的电容器DAC。同时，能够阶梯形地改变液晶元件406的光透射。
表1
从GPU中运算处理的结果，在图象数据被改变的情况下，复位信号线433被设定在“H”，以便使复位晶体管432导电。然后重复上述相同的方法。
而且，由于在相同的电位被长时间连续施加到液晶元件时出现烧坏，故最好周期性地在VH和VL之间改变电位。例如，对于各个显示周期，VH(VL)从+3V(+1V)改变到-3V(-1V)，或从-3V(-1V)改变到+3V(+1V)。在此情况下，复位信号线433被一会设定在“H”，使复位晶体管432导电，然后复位信号线又被设定在“L”，使复位晶体管432不导电。然后在VH与VL之间改变电位。
注意，本实施方案所示的工作电压仅仅是例子，本发明不局限于这些电压数值。
在本实施方案中，作为根据本发明的显示器件，示出了其中象素中的二个象素存储电路分别由2位SRAM组成的例子。但也可以采用3位或更多位的SRAM。多位SRAM能够增加图象的彩色数目，并得到高清晰度图象显示。而且，可以将3个或更多个象素存储电路组合到象素中。
而且，在本实施方案中，作为根据本发明的显示器件，示出了象素存储电路包含SRAM的例子。但象素存储电路也可以由诸如DRAM之类的其它的已知存储元件组成。例如，当采用DRAM时，能够减小存储元件的面积，这使得容易得到多位结构。因此，能够增加显示图象的彩色数目，并能够实现高清晰度的图象显示。在此情况下，存储信息是根据积累在电容器元件中的电荷量，但积累的电荷随时间而损失。于是，需要周期性地重写存储元件中存储信息。
在本实施方案中，虽然作为例子存储在图象处理器件的VRAM中的图象数据直接馈送到象素运算处理电路，但图象数据也可以在图象处理器件中借助于集成(integrating)DAC等被转换成图象信号之后再馈送到象素运算处理电路。
而且，在本实施方案中，电容分压型DAC被用作象素显示处理电路，但象素显示处理电路也可以由诸如电阻分压型DAC之类的其它已知方法的DAC组成。而且，在本实施方案中，象素显示处理电路由DAC组成，但也可以由将有关面积灰度的数字数据转换成图象信号的其它已知方法构成。由于最佳的结构依赖于各种情况而变化，故操作人员可以恰当地选择结构。
注意，本实施方案所示的结构能够被应用于采用自发光元件的显示器件，例如，除了液晶显示器件之外，还有OLED显示器件。
如上所述，在采用具有本实施方案所示结构的显示器件的显示系统中，能够在显示器件中进行现有技术的GPU中已经进行了的运算处理部分，因而能够减少GPU中的运算处理量。而且，能够减少图象处理器件所需的零件的数目，从而能够减小显示系统的尺寸和重量。而且，在显示静态图象的情况下，或在仅仅改变部分显示图象的情况下，重写非常少量的图象数据就足够了，因而能够大幅度降低功耗。因此，此显示器件适合于高清晰度和大尺寸图象显示，并能够实现采用此显示器件的显示系统。
实施方案2
在本实施方案中，给出了液晶显示器件的例子，其中象素运算处理电路和象素显示处理电路的结构不同于实施方案1的结构。以下描述本实施方案的液晶显示器件的象素的电路结构和各个象素的显示方法。注意，在本实施方案中解释了单色显示器的象素，但在执行彩色显示的情况下，本实施方案的结构可以被应用于RGB中的每一个。
图5是本实施方案中液晶显示器件的象素的电路图。在图5中，示出了象素501，其中液晶元件502被夹在象素电极503与公共电位线504之间。液晶电容器元件505被示为具有电容CL的电容器元件，它共同包括液晶元件502的电容器部件和用来保持电荷的存储电容器。
数据线506与字线507和508相交，而选择晶体管509和510被安排在各个交叉点处。选择晶体管509和510的栅电极被电连接到字线507和508，且其源电极或漏电极被电连接到数据线506，而其它电极被电连接到存储元件511和512。在本实施方案中，存储元件511和512各包含其中二个倒相器电路被安排成环形的电路。选择晶体管509和510以及存储元件511和512构成象素存储电路(未示出)。
在本实施方案中，象素运算处理电路513由4个模拟开关组成。
源布线514和515与栅线516相交，而选择晶体管517和518被安排在各个交叉点处。选择晶体管517和518的栅电极被电连接到栅516，且其源电极或漏电极被电连接到源布线514和515，而其它电极被分别电连接到电容器元件519和520的电极、倒相器521和552的输入、以及低电位选择晶体管529和530的栅电极。
象素显示处理电路(未示出)由高电位选择晶体管523-526、低电位选择晶体管527-530、电容器元件531-534(电容C1-C4)、高电位线535-538、低电位线539-542、复位晶体管543、复位信号线544、液晶电容器元件505、以及公共电位线504构成。注意，在本实施方案中，采用C1∶C2∶C3∶C4∶CL＝2∶1∶2∶1∶1且COM＝0V。
接着描述用本实施方案的显示器件的显示方法。用图3所示的由字符301和背景302构成的图象来描述字符301来回移动的图象的显示。以下，“H”对应于5V的外加电位，而“L”对应于0V的外加电位。而且，采用所谓的正常白色模式，其中在施加到液晶元件502的电位为0V的情况下，光透射最大，结果，当外加电压的绝对值变大时，光透射减小。而且，背景302的图象数据的上位和下位被分别存储在存储元件511和512中。
首先，复位信号线544被设定在“H”，以便使复位晶体管543导电。于是，象素电极503的电位变成等于公共电位线504的电位(0V)，因此，容易启动图象数据重写之后的下一个显示。
接着，至于各个字符301和背景302，由GPU中运算处理得到的图象数据被存储到相应的存储元件511-512中作为2位(4灰度)的数据。此处，例如在背景302的图象数据的上位是“1”的情况下，当“H”电信号被赋予数据线506，且8V的电位被施加到字线507时，“1”被存储在存储元件511中。而且，当“L”电信号被赋予数据线506，且8V的电位被施加到字线508时，“0”被存储在存储元件512中。
注意，至于字线507和508的选择方法，例如规定图象数据应该存储到哪一行象素的信号(行地址信号)，可以在GPU中形成，并可以在译码器电路中，从行地址信号形成用来选择字线507和508中任何一个的信号。
根据图象刷新的时刻，存储在VRAM中的字符301的图象数据的上位和下位，被馈送到各个源线514和515。当8V的电位被施加到栅线516时，选择晶体管517和518进入导电，并作为电荷被存储在电容器元件519和520中。馈送的图象数据作为电荷被存储在电容器元件519和520中，直至下一个图象刷新。
然后，复位信号线544被设定在“L”，以便使复位晶体管543不导电。而且，电位VH(例如3V)被施加到高电位线535-538，而电位LH(例如1V)被施加到低电位线539-542。
在本实施方案中，用“11”表示预定的图象数据。在字符301的图象数据对应于“11”的情况下，背景302的图象数据被选择，而在其它情况下，字符301的图象数据被选择。组合之后的图象数据如表1所示。
在存储在源线514中的数据和存储在源线513中的数据都对应于“1”的情况下，由象素运算处理电路519构成电容分压型DAC，它由电容器元件531和532、液晶电容器元件505、高电位选择晶体管523和524、低电位选择晶体管527和528、高电位线535和536、以及低电位线539和540组成。
而且，在存储在源线514中的至少一个数据和存储在源线515中的数据对应于“0”的情况下，由象素运算处理电路513构成电容分压型DAC，它由电容器元件533和534、液晶电容器元件505、高电位选择晶体管525和526、低电位选择晶体管529和530、高电位线537和538、以及低电位线541和542组成。
用DAC形成图象信号的方法与实施方案1所示的方法相同，不再赘述。在本实施方案中，施加到象素电极503的电位也如表1所示确定。同时，能够阶梯形地改变液晶元件502的光透射。
从GPU中运算处理的结果，在图象数据被改变的情况下，复位信号线544被设定在“H”，以便使复位晶体管543导电。然后重复上述相同的方法。
而且，由于在相同的电位被长时间连续施加到液晶元件时出现烧坏，故最好周期性地在VH和VL之间改变电位。例如，对于各个显示周期，VH(VL)从+3V(+1V)改变到-3V(-1V)，或从-3V(-1V)改变到+3V(+1V)。在此情况下，复位信号线544被一会设定在“H”，使复位晶体管543导电，然后复位信号线544又被设定在“L”，使复位晶体管543不导电。然后在VH与VL之间改变电位。
注意，本实施方案所示的工作电压仅仅是例子，本发明不局限于这些电压数值。
在本实施方案中，作为根据本发明的显示器件，示出了其中象素中的二个象素存储电路分别由2位SRAM组成的例子。但也可以采用3位或更多位的SRAM。多位SRAM能够增加图象的彩色数目，并得到高清晰度图象显示。而且，可以将3个或更多个象素存储电路组合到象素中。借助于组合大量的象素存储电路，能够处置显示更复杂图象的情况。而且，在各个象素存储电路之间，位数可以不同。
而且，在本实施方案中，作为根据本发明的显示器件，示出了象素存储电路包含SRAM的例子。但象素存储电路也可以由诸如DRAM之类的其它的已知存储元件组成。例如，当采用DRAM时，能够减小存储元件的面积，这使得容易得到多位结构。因此，能够增加显示图象的彩色数目，并能够实现高清晰度的图象显示。在此情况下，存储信息是根据积累在电容器元件中的电荷量，但积累的电荷随时间而损失。于是，需要周期性地重写存储元件中存储信息。
而且，在本实施方案中，电容分压型DAC被用作象素显示处理电路，但象素显示处理电路也可以由诸如电阻分压型DAC之类的其它已知方法的DAC组成。而且，在本实施方案中，象素显示处理电路由DAC组成，但也可以由将有关面积灰度等的数字数据转换成图象信号的其它已知方法构成。由于最佳的结构依赖于各种情况而变化，故操作人员可以恰当地选择结构。
在本实施方案中，虽然存储在图象处理器件的VRAM中的图象数据直接馈送到象素运算处理电路，但图象数据也可以在图象处理器件中借助于集成DAC等被转换成图象信号之后再馈送到象素运算处理电路。
注意，本实施方案所示的结构能够被应用于采用自发光元件的显示器件，例如，除了液晶显示器件之外，还有OLED显示器件。
如上所述，在采用具有本实施方案所示结构的显示器件的显示系统中，能够在显示器件中进行现有技术的GPU中已经进行了的运算处理部分，因而能够减少GPU中的运算处理量。而且，能够减少图象处理器件所需的零件的数目，从而能够减小显示系统的尺寸和重量。而且，在显示静态图象的情况下，或在仅仅改变部分图象数据的情况下，重写非常少量的图象数据就足够了，因而能够大幅度降低功耗。因此，此显示器件适合于高清晰度和大尺寸图象显示，并能够实现采用此显示器件的显示系统。
实施方案3在本实施方案中，描述在根据本发明的显示器件中同时制作象素部分和提供在其外围的驱动电路(行译码器电路，列译码器电路)的TFT的方法。注意，在本说明书中，为方便起见，其上制作由CMOS电路组成的驱动电路和具有开关TFT和驱动TFT的象素部分的衬底，被称为有源矩阵衬底。在本实施方案中，参照图6A-7D来描述有源矩阵衬底的制造工艺。注意，在本实施方案中，TFT具有顶栅结构。但也可以采用底栅结构或双栅结构来实现TFT。
石英衬底、硅衬底、或其表面上制作有绝缘膜的金属或不锈钢衬底，被用作衬底5000。而且，也可以使用能够承受制造工艺中的工艺温度的具有抗热性的塑料衬底。在本实施方案中，采用了由诸如钡硼硅酸盐玻璃或铝硼硅酸盐玻璃之类的玻璃制成的衬底5000。
接着，在衬底5000上制作由诸如氧化硅膜、氮化硅膜、或氮氧化硅膜之类的绝缘膜组成的基底膜5001。本实施方案中的基底膜5001具有双层结构。但也可以采用绝缘膜的单层结构或二个或更多个绝缘膜层叠而成的结构。
在本实施方案中，用等离子体CVD方法，以SiH4、NH3、N2O作为反应气体，制作厚度为10-200nm(最好是50-100nm)的氮氧化硅膜5001a作为基底膜5001的第一层。在本实施方案中，氮氧化硅膜5001a被制作成厚度为50nm。然后，用等离子体CVD方法，以SiH4、N2O作为反应气体，制作厚度为50-200nm(最好是100-150nm)的氮氧化硅膜5001b作为基底膜5001的第二层。在本实施方案中，氮氧化硅膜5001b被制作成厚度为100nm。
接着，在基底膜5001上制作半导体层5002-5005。至于半导体层5002-5005，用已知的方法(溅射方法，LPCVD方法、等离子体CVD方法等)制作厚度为25-80nm(最好是30-60nm)的半导体膜。然后，用已知的晶化方法(激光晶化方法、采用RTA或炉子退火的热晶化方法、采用促进晶化的金属元素的热晶化方法等)使半导体膜结晶。然后，将这样得到的结晶半导体膜图形化成所需的形状，以形成半导体层5002-5005。注意，非晶半导体膜、微晶半导体膜、结晶半导体膜、诸如非晶硅锗膜的具有非晶结构的化合物半导体膜等，可以被用作此半导体膜。
在本实施方案中，用等离子体CVD方法，制作厚度为55nm的非晶硅膜。然后，将含镍的溶液涂敷到非晶硅膜上，对非晶硅膜执行去氢化(500℃，1小时)，然后对其进行热晶化(550℃，4小时)，从而形成结晶硅膜。然后，利用光刻方法，用图形化工艺制作半导体层5002-5005。
注意，可以采用连续振荡型或脉冲振荡型气体激光器或固体激光器作为用激光晶化方法制作结晶半导体膜情况下使用的激光器。可以使用准分子激光器、YAG激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、掺Ti的蓝宝石激光器等作为前者气体激光器。可以使用诸如掺Cr、Nd、Er、Ho、Ce、Co、Ti、或Tm的YAG、YVO4、YLF、或YAlO3之类的晶体的激光器，可以被用作后者固体激光器。涉及到的激光器的基波根据被掺杂的材料而不同，并获得了基波约为1微米的激光。利用非线性光学元件，能够获得相对于基波的谐波。注意，在非晶半导体膜的晶化过程中，最好使用能够进行连续振荡的固体激光器，并应用相对于基波的二次谐波至四次谐波，以便获得晶粒尺寸大的晶体。通常应用Nd∶YVO4激光器(基波为1064nm)的二次谐波(532nm)或三次谐波(355nm)。
而且，从输出为10W的连续振荡型YVO4激光器发射的激光，被非线性光学元件转换成谐波。而且，存在着将YVO4晶体和非线性光学元件置于谐振腔中从而发射谐波的方法。用光学系统将谐波形成为在辐照表面上具有矩形或椭圆形形状的激光，且激光被辐照到待要加工的物体。此时的能量密度需要约为0.01-100MW/cm2(最好是0.1-10MW/cm2)。然后，在以大约10-2000cm/s的速度相对于激光移动的情况下，用激光辐照半导体膜。
而且，在使用上述激光器的情况下，最好用光学系统将激光振荡器发射的激光束会聚成线状辐照到半导体膜。恰当地设定晶化条件。但在使用准分子激光器的情况下，脉冲振荡频率最好是300Hz，而激光能量密度最好是100-700mJ/cm2(典型为200-300mJ/cm2)。而且，在使用YAG激光器的情况下，利用二次谐波，脉冲振荡频率最好是1-300Hz，而激光能量密度最好是300-1000mmJ/cm2(典型为350-500mJ/cm2)。会聚成宽度为100-1000微米(最好是宽度为400微米)的线状的激光被辐照到衬底的整个表面。线状激光束的重叠比此时可以是50-98％。
但在本实施方案中，由于利用促进晶化的金属元素来进行非晶硅膜的晶化，故金属元素保留在结晶的硅膜中。因此，厚度为50-100nm的非晶硅膜被形成在结晶硅膜上，并对其执行热处理(用RTA或炉子退火等方法的热退火)，以便将金属元素扩散进入非晶硅膜中。在热处理之后，借助于进行腐蚀来清楚非晶硅膜。结果能够在一定程度内减少或清除结晶硅膜中的金属元素。
注意，在制作半导体层5002-5005之后，可以进行少量杂质元素(硼或磷)的掺杂，用来控制TFT的阈值。
随后，制作覆盖半导体层5002-5005的栅绝缘膜5006。用等离子体CVD方法或溅射方法，制作厚度为40-150nm的由含硅的绝缘膜组成的栅绝缘膜5006。在本实施方案中，用等离子体CVD方法制作厚度为115nm的氮氧化硅膜作为栅绝缘膜5006。当然，栅绝缘膜5006不局限于氮氧化硅膜，也可以使用单层结构或叠层结构的含硅的其它绝缘膜。
注意，在使用氧化硅膜作为栅绝缘膜5006的情况下，栅绝缘膜可以被这样制作用等离子体CVD方法混合TEOS(原硅酸四乙酯)和O2；反应压力为40Pa，衬底温度被设定为300-400℃；用功率密度为0.5-0.8W/cm2的高频(13.56MHz)功率进行放电。通过上述步骤制作的氧化硅膜利用随后在400-500℃下的热处理能够获得作为栅绝缘膜5006的满意特性。
然后，在栅绝缘膜5006上制作厚度为20-100nm的第一导电膜5007和厚度为100-400nm的第二导电膜5008的叠层。在本实施方案中，制作了由厚度为30nm的TaN膜组成的第一导电膜5007和厚度为370nm的W膜层组成的第二导电膜5008形成的叠层。
在本实施方案中，利用溅射方法，在含氮的气氛中，用Ta靶制作了TaN膜作为第一导电膜5007。而且，利用溅射方法，用W靶制作了W膜作为第二导电膜5008。此外，可以用热CVD方法，用六氟化钨(WF6)来制作W膜。总之，为了用作栅电极，W必须具有低的电阻，且W膜的电阻率最好为20μΩcm或以下。借助于增大晶粒，W膜能够具有更低的电阻。但在大量诸如氧之类的杂质元素存在于W膜中的情况下，晶化受阻，导致更高的电阻。因此，W膜的制作要充分注意不要与用溅射方法以高纯(纯度为99.9999％)W靶淀积膜时来自气相的杂质混合。于是，可以实现9～20μΩcm的电阻率。
注意，在本实施方案中，TaN膜和W膜分别被用作第一导电膜5007和第二导电膜5008，但对构成第一导电膜5007和第二导电膜5008的材料没有特别的限制。可以从选自Ta、W、Ti、Mo、Al、Cu、Cr、Nd的元素或包含上述元素作为主要成分的合金材料或化合物材料来制作第一导电膜5007和第二导电膜5008。而且，这些导电膜可以由以掺有诸如磷之类的杂质元素的多晶硅膜为典型的半导体膜或AgPdCu合金组成。
接着，用光刻方法制作抗蚀剂掩模5009，并执行第一腐蚀工艺，以便形成电极和布线。在第一和第二腐蚀条件下执行第一腐蚀工艺(图6B)。
在本实施方案中，至于第一腐蚀条件，利用ICP(感应耦合等离子体)腐蚀方法来执行腐蚀CF4、Cl2、O2被用作腐蚀气体；气体流速比被设定为2 5∶2 5∶10sccm；在1.0Pa的压力下，将500W的RF(13.56MHz)功率施加到线圈形电极，以产生等离子体。并将150W的RF(13.56MHz)功率施加到衬底侧(样品台)，基本上负的自偏压被施加到其上。然后，W膜在第一腐蚀条件下被腐蚀，以便将第一导电膜5007的末端部分形成为锥形。
接着，第一腐蚀条件被改变为第二腐蚀条件而不清除由抗蚀剂制成的掩模5009。腐蚀进行大约15秒钟CF4、Cl2被用作腐蚀气体；气体流速比被设定为30∶30sccm；在1.0Pa的压力下，将500W的RF(13.56MHz)功率施加到线圈形电极，以产生等离子体。并将20W的RF(13.56MHz)功率施加到衬底侧(样品台)，基本上负的自偏压被施加到其上。在第二腐蚀条件下，第一导电膜5007和第二导电膜5008二者被腐蚀到基本上相同的水平。注意，为了执行腐蚀而在栅绝缘膜5006上不留下残留物，可以增加大约10-20％的腐蚀时间。
在第一腐蚀工艺中，由抗蚀剂制成的掩模被制作成恰当的形状，第一导电膜5007和第二导电膜5008的末端部分从而由于施加到衬底侧的偏压的作用而被形成为锥形。以这种方式，各由第一导电膜5007和第二导电膜5008组成的第一形状导电层5010-5014借助于第一腐蚀工艺而被形成。在栅绝缘膜5006中，形成厚度减小了的区域，因为这些区域不被第一形状导电层5010-5014覆盖并被腐蚀大约20-50nm。
接着，执行第二腐蚀工艺而不清除由抗蚀剂制成的掩模5009(图6C)。在第二腐蚀工艺中，腐蚀进行大约25秒钟SF6、Cl2、O2被用作腐蚀气体；气体流速比被设定为24∶12∶24sccm；在1.3Pa的压力下，将700W的RF(13.56MHz)功率施加到线圈侧，以产生等离子体。并将10W的RF(13.56MHz)功率施加到衬底侧(样品台)，施加基本上负的自偏压。以这种方式，W膜被选择性地腐蚀，以形成第二形状导电层5015-5019。此时第一导电层5015a-5019a很少被腐蚀。
然后，执行第一掺杂工艺而不清除抗蚀剂制成的掩模5009，以便将提供n型导电性的低浓度杂质元素加入到半导体层5002-5005中。可以用离子掺杂方法或离子注入方法来进行第一掺杂工艺。至于离子掺杂的条件，执行掺杂的剂量为每平方厘米1×1013-5×1014原子，而加速电压为40-80keV。在本实施方案中，执行掺杂的剂量为每平方厘米5.0×1014原子，而加速电压为50keV。属于15族的元素可以被用作提供n型导电性的杂质元素。通常使用磷(P)或砷(As)，在本实施方案中，使用磷(P)。在此情况下，第二形状导电层5015-5019用作对提供n型导电性的杂质的掩模，并以自对准方式形成第一杂质区(n--区)5020-5023。然后，提供n型导电性的杂质元素被加入到第一杂质区5020-5023，浓度范围为每立方厘米1×1018-1×1020原子。
接着，在清除抗蚀剂制成的掩模5009之后，重新制作抗蚀剂制成的掩模5024，并以高于第一掺杂工艺加速电压的加速电压执行第二掺杂工艺。至于离子掺杂方法的条件，执行掺杂的剂量为每平方厘米1×1013-3×1015原子，而加速电压为60-120keV。在本实施方案中，执行掺杂的剂量为每平方厘米3.0×1015原子，而加速电压为65keV。使用第二导电层5015b-5019b作为对杂质元素的掩模来执行第二掺杂工艺，使杂质元素被加入到第一导电层5015a-5019a的锥形部分下方的半导体层。
作为进行第二掺杂工艺的结果，与第一导电层重叠的第二杂质区(n-区，Lov区)5026被加入了提供n型导电性的杂质元素，其浓度范围为每立方厘米1×1018-5×1019原子。第三杂质区(n+区)5025和5028也被加入了提供n型导电性的杂质元素，其浓度范围为每立方厘米1×1019-5×1021原子。而且，在第一和第二掺杂工艺之后，在半导体层5002-5005中形成了完全没有加入杂质元素的区域或加入很少量杂质元素的区域。在本实施方案中，没有加入杂质元素的区域或加入很少量杂质元素的区域被称为沟道区5027和5030。而且，在第一掺杂工艺形成的第一杂质区(n--区)5020-5023中，在第二掺杂工艺中存在着被抗蚀剂5024覆盖的区域。在本实施方案中，此区域一直被称为第一杂质区(n--区，LDD区)5029。
注意，在本实施方案中第二杂质区(n-区)5026以及第三杂质区(n+区)5025和5028，仅仅由第二掺杂工艺形成，但本发明不局限于此。可以在恰当地改变掺杂工艺条件的情况下，用多个掺杂工艺来形成上述各个区域。
然后，如图7A所示，在清除抗蚀剂制成的掩模5024之后，重新制作抗蚀剂制成的掩模5031。然后执行第三掺杂工艺。通过第三掺杂工艺，加入了提供与第一导电性相反的导电性的杂质元素的第四杂质区(p+区)5032和5034以及第五杂质区(p-区)5033和5035，被形成在半导体层中，用作p沟道TFT的有源层。
在第三掺杂工艺中，第二导电层5016b和5018b被用作对杂质元素的掩模。以这种方式，提供p型导电性的杂质元素被加入，以便以自对准的方式形成第四杂质区(p+区)5032和5034以及第五杂质区(p-区)5033和5035。
在本实施方案中，用离子掺杂方法，用双硼烷(B2H6)来形成第四杂质区5032和5034以及第五杂质区5033和5035。采用的离子掺杂方法的条件是剂量为每平方厘米1×1016原子，而加速电压为80keV。
注意，在第三掺杂工艺中，用来制作n沟道TFT的半导体层被抗蚀剂制成的掩模5031覆盖。
此处，利用第一和第二掺杂工艺，第四杂质区(p+区)5032和5034以及第五杂质区(p-区)5033和5035已经被加入了不同浓度的磷。然而，第四杂质区(p+区)5032和5034以及第五杂质区(p-区)5033和5035中的任何一个都承受第三掺杂工艺，致使提供p型导电性的杂质元素的浓度为每立方厘米1×1019-5×1021原子。这样，第四杂质区(p+区)5032和5034以及第五杂质区(p-区)5033和5035毫无问题地用作p沟道TFT的源区和漏区。
注意，在本实施方案中，仅仅用第三掺杂工艺来形成第四杂质区(p+区)5032和5034以及第五杂质区(p-区)5033和5035，但本发明不局限于此。可以在恰当地改变掺杂工艺条件的情况下，用多个掺杂工艺来形成上述各个区域。
然后，如图7B所示，清除抗蚀剂制成的掩模5031，然后制作第一层间绝缘膜503 6。用等离子体CVD方法或溅射方法，制作厚度为100-200nm的含硅的绝缘膜作为第一层间绝缘膜5036。在本实施方案中，用等离子体方法制作了厚度为100nm的氮氧化硅膜。当然，第一层间绝缘膜5036不局限于氮氧化硅膜，也可以采用含硅的其它单层或叠层结构的绝缘膜。
然后，如图7C所示，进行热处理，以便恢复半导体层的结晶性，并激活加入到半导体层的杂质元素。用采用炉子退火的热退火方法来进行热处理。此热处理最好在氧浓度为1ppm或以下，最好是0.1ppm或以下的氮气气氛中于400-700℃下进行。在本实施方案中，用410℃下热处理1小时的方法来执行激活工艺。注意，除了热退火方法之外，可以采用激光退火方法或快速热退火方法(RTA方法)。
而且，可以在形成第一层间绝缘膜5036之前执行热处理。顺便说一下，在构成第一导电层5015a-5019a以及第二导电层5015b-5019b的材料容易受热影响的情况下，如在本实施方案中那样，为了保护布线等，最好在制作第一层间绝缘膜5036(含硅作为主要成分的绝缘膜，例如氮化硅膜)之后进行热处理。
如上所述，在制作第一层间绝缘膜5036(含硅作为主要成分的绝缘膜，例如氮化硅膜)之后进行热处理，从而能够与激活工艺同时执行半导体层的氢化。在氢化步骤中，半导体层的悬挂键被第一层间绝缘膜5036中所含的氢终止。
注意，除了用于激活工艺的热处理之外，可以执行用于氢化的热处理。
此处，半导体层能够被氢化，而不管是否存在第一层间绝缘膜5036。作为其它的氢化方法，可以采用等离子体激发的氢的方法(等离子体氢化)或在含3-100％的氢的气氛中于300-450℃下进行1-12小时热处理的方法。
接着，在第一层间绝缘膜5036上制作第二层间绝缘膜5037。无机绝缘膜可以被用作第二层间绝缘膜5037。例如，可以采用CVD方法制作的氧化硅膜、SOG(玻璃上甩涂)方法涂敷的氧化硅膜等。此外，可以用有机绝缘膜作为第二层间绝缘膜5037。例如，可以采用由聚酰亚胺、聚酰胺、BCB(苯并环丁烯)、丙烯酸等制成的膜。而且，也可以采用丙烯酸膜和氮氧化硅膜的叠层结构。
在本实施方案中，制作了厚度为1.6微米的丙烯酸膜。第二层间绝缘膜5037能够减小制作在衬底5000上的TFT造成的不平整性并提供匀平性。确切地说，提供第二层间绝缘膜5037主要是为了获得匀平性，因而最好是一种匀平性优良的膜。
接着，利用干法腐蚀或湿法腐蚀，对第二层间绝缘膜5037、第一层间绝缘膜5036、以及栅绝缘膜5006进行腐蚀，从而形成达及第三杂质区5025和5028以及第四杂质区5032和5034的接触孔。
随后，制作与各个杂质区电连接的布线5038-5041以及象素电极5042。注意，借助于对由厚度为50nm的Ti膜和厚度为500nm的合金膜(Al和Ti的合金膜)组成的叠层膜进行图形化而形成这些布线。当然，本发明不局限于双层结构，也可以采用单层结构或者3层或更多层的叠层结构。而且，布线的材料不局限于Al和Ti。例如，可以借助于对Al膜或Cu膜被制作在TaN膜上，再在其上制作Ti膜的叠层膜进行图形化而形成布线。总之，希望采用反射性能优良的材料。
然后，在至少含有象素电极5042的部分上制作定向膜5043，并对其进行摩擦处理。注意，在本实施方案中，在制作定向膜5043之前，借助于对诸如丙烯酸树脂膜之类的有机树脂膜进行图形化，在所需位置处形成用来保持衬底间距的柱形间隔棒5045(spacer)。而且，可以在衬底表面上分布球形间隔物来代替柱形间隔棒。
接着制备反衬底5046。在反衬底5046上制作彩色层(滤色片)5047-5049以及匀平膜5050。此时，第一彩色层5047与第二彩色层5048重叠，以便形成遮光部分。而且，第一彩色层5047与第三彩色层5049可以局部重叠，以便形成遮光部分。作为变通，第二彩色层5048与第三彩色层5049可以局部重叠，以便形成遮光部分。
以这种方式，各个象素之间的间隙被各个彩色层的叠层组成的遮光部分遮去了光，而无须重新制作遮光部分。这样就减少了步骤数目。
然后，至少在匀平膜5050的对应于象素部分的部分上制作有透明导电膜组成的反电极5051，并在反衬底表面上制作定向膜5052。然后对其执行摩擦处理。
然后，其上制作象素部分和驱动电路的有源矩阵衬底与反衬底被密封材料5044彼此键合。密封材料5044与填充剂混合，在用填充剂和柱形间隔棒保持均匀的间距的情况下，二个衬底被键合。然后，液晶材料5053被注入到二个衬底之间，并用密封剂(未示出)完全密封。已知的液晶材料可以被用作液晶材料5053。这样就完成了图7D所示的液晶显示器件。然后，如有需要，则将有源矩阵衬底或反衬底切割成所希望的形状。而且，将偏振片和FPC(未示出)键合到液晶显示器件。
如上所述制造的液晶显示器件具有利用其中形成有大晶粒尺寸的晶粒的半导体膜制造的TFT，从而提供了足够的工作特性和可靠性。而且，此液晶显示器件能够被用作各种电子器件的显示部分。
注意，本实施方案能够被应用于具有实施方案1或实施方案2所述的象素的显示器件的制造工艺。
实施方案4在本实施方案中，参照图8A-8D来描述具有不同于实施方案3的结构的有源矩阵衬底的制造工艺。
注意，直至图8B步骤的各个步骤，都与图6A-6D以及图7A和7B的步骤相同。
在图8A-8D中，用相同的参考号来表示与图6A-6D以及图7A-7D相同的部分，其描述从略。
在第一层间绝缘膜5036上制作第二层间绝缘膜5037。无机绝缘膜可以被用作第二层间绝缘膜5037。例如，可以采用CVD方法制作的氧化硅膜、SOG(玻璃上甩涂)方法涂敷的氧化硅膜等。此外，可以用有机绝缘膜作为第二层间绝缘膜5037。例如，可以采用由聚酰亚胺、聚酰胺、BCB(苯并环丁烯)、丙烯酸等制成的膜。而且，也可以采用丙烯酸膜和氧化硅膜的叠层结构。而且，也可以采用溅射方法制作的丙烯酸膜和氮化硅膜或氮氧化硅膜的叠层结构。
在本实施方案中，制作了厚度为1.6微米的丙烯酸膜。第二层间绝缘膜5037能够减小制作在衬底5000上的TFT造成的不平整性并提供匀平性。确切地说，提供第二层间绝缘膜5037主要是为了获得匀平性，因而最好是一种匀平性优良的膜。
接着，利用干法腐蚀或湿法腐蚀，对第二层间绝缘膜5037、第一层间绝缘膜5036、以及栅绝缘膜5006进行腐蚀，从而形成达及第三杂质区5025和5028以及第四杂质区5032和5034的接触孔。
然后制作由透明导电膜制成的象素电极5054。氧化铟与氧化锡的化合物(ITO)、氧化铟与氧化锌的化合物、氧化锌、氧化锡、氧化铟等，能够被用作透明导电膜。而且，也可以使用掺镓的透明导电膜。象素电极对应于自发光元件的阳极。
在本实施方案中，制作了厚度为110nm的ITO膜，并进行图形化，从而形成象素电极5054。
随后，制作与各个杂质区电连接的布线5055-5061。注意，在本实施方案中，借助于用溅射方法连续地形成由厚度为100nm的Ti膜、厚度为350nm的Al膜、以及厚度为100nm的Ti膜组成的叠层膜，并将叠层膜图形化成所希望的形状，而提供了布线5055-5061。
当然，本发明不局限于三层结构，也可以采用单层结构、双层结构、或者4层或更多层的叠层结构。而且，布线的材料不局限于Al和Ti，可以采用其它的导电膜。例如，可以借助于对Al膜或Cu膜被制作在TaN膜上，再在其上制作Ti膜的叠层膜进行图形化而形成布线。
于是，象素部分中的n沟道TFT的源区和漏区之一通过布线5058被电连接到源布线(由层5019a和5019b组成的叠层)，而另一区通过布线5059被电连接到象素部分中的p沟道TFT的栅电极。而且，象素部分中的p沟道TFT的源区和漏区之一通过布线5060被电连接到象素电极5063。此处，象素电极5063的一部分与布线5060的一部分重叠，从而在布线5060与象素电极5063之间建立电连接。
如图8D所示，通过上述各个步骤，能够在同一个衬底上制作具有由n沟道TFT和p沟道TFT组成的CMOS电路的驱动电路部分以及具有开关TFT和驱动TFT的象素部分。
驱动电路部分的n沟道TFT具有与构成部分栅电极的第一导电层5015a重叠的低浓度杂质区5026(Lov区)以及用作源区或漏区的高浓度杂质区5025。通过布线5056连接到n沟道TFT以形成CMOS电路的p沟道TFT具有与构成部分栅电极的第一导电层5016a重叠的低浓度杂质区5033(Lov区)以及用作源区或漏区的高浓度杂质区5032。
在象素部分中，n沟道型开关TFT具有制作在栅电极外面的低浓度杂质区5029(Loff区)以及用作源区或漏区的高浓度杂质区5028。而且，在象素部分中，p沟道型开关TFT具有与构成部分栅电极的第一导电层5018a重叠的低浓度杂质区5035(Lov区)以及用作源区或漏区的高浓度杂质区5034。
接着，制作第三层间绝缘膜5062。可以用无机绝缘膜或有机绝缘膜作为第三层间绝缘膜。用CVD方法制作的氧化硅膜、用SOG(玻璃上甩涂)方法涂敷的氧化硅膜、用溅射方法制作的氮化硅膜或氮氧化硅膜等，可以被用作无机绝缘膜。此外，丙烯酸树脂膜等可以被用作有机绝缘膜。
下面提供第二层间绝缘膜5037和第三层间绝缘膜5062的组合例子。
提供了一种组合，其中，用溅射方法制作的丙烯酸膜与氮化硅膜或氮氧化硅膜的叠层膜，被用作第二层间绝缘膜5037，而用溅射方法制作的氮化硅膜或氮氧化硅膜，被用作第三层间绝缘膜5062。提供了另一种组合，其中，用等离子体CVD方法制作的氧化硅膜被用作第二层间绝缘膜5037，而用等离子体CVD方法制作的氧化硅膜也被用作第三层间绝缘膜5062。提供了再一种组合，其中，用SOG方法制作的氧化硅膜被用作第二层间绝缘膜5037，而用SOG方法制作的氧化硅膜也被用作第三层间绝缘膜5062。提供了又一种组合，其中，用SOG方法制作的氧化硅膜与用等离子体CVD方法制作的氧化硅膜的叠层膜，被用作第二层间绝缘膜5037，而用等离子体CVD方法制作的氧化硅膜被用作第三层间绝缘膜5062。提供了另一种组合，其中，丙烯酸膜被用作第二层间绝缘膜5037，而丙烯酸膜也被用作第三层间绝缘膜5062。提供了另一种组合，其中，丙烯酸膜与用等离子体CVD方法制作的氧化硅膜的叠层膜被用作第二层间绝缘膜5037，而用等离子体CVD方法制作的氧化硅膜被用作第三层间绝缘膜5062。提供了另一种组合，其中，用等离子体CVD方法制作的氧化硅膜被用作第二层间绝缘膜5037，而丙烯酸膜被用作第三层间绝缘膜5062。
在第三层间绝缘膜5062的对应于象素电极5063的位置处，制作窗口部分。第三层间绝缘膜用作堤坝。在制作窗口部分的过程中，利用湿法腐蚀方法能够容易地形成具有锥形形状的侧壁。倘若窗口部分的侧壁不足够平缓，则台阶造成的自发光层的退化就成为严重的问题，因而对此必须注意。
可以将碳颗粒或金属颗粒加入到第三层间绝缘膜中，以便降低电阻率并抑制静电的产生。此时，碳颗粒或金属颗粒的加入量可以调节成使电阻率为1×106-1×1012Ωm(最好是1×108-1×1010Ωm)。
接着，在第三层间绝缘膜5062的窗口部分中暴露的象素电极5054上制作自发光层5063。
已知的有机发光材料和无机发光材料可以被用于自发光层5063。
可以自由地采用低分子量有机发光材料、高分子量有机发光材料、以及中等分子量有机发光材料。注意，在本说明书中，中等分子量有机发光材料指的是不具有升华性质且其分子数目为20或以下或者其链接分子的长度为10微米或以下的有机发光材料。
自发光层5063通常采取叠层结构。典型地说，由柯达公司的Tang等人提出了一种“空穴输运层/发光层/电子输运层”的叠层结构。此外，可以采用阳极上依次层叠空穴注入层/空穴输运层/发光层/电子输运层，或空穴注入层/空穴输运层/发光层/电子输运层/电子注入层的叠层结构。荧光颜料等可以被掺入到发光层。
在本实施方案中，利用蒸发方法，用低分子量有机发光材料制作自发光层5063。具体地说，采用叠层结构，其中，厚度为20nm的酞菁铜(CuPc)膜被提供为空穴注入层，并在其上提供厚度为70nm的三-8-喹啉铝(Alq3)膜作为发光层。借助于将诸如喹吖啶(quinacridon)、二萘嵌苯、或DCM1之类的荧光颜料加入到Alq3，能够控制发光颜色。
注意，在图8D中仅仅示出了一个象素，但可以采用这样一种结构，其中对应于多个颜色，例如R(红色)、G(绿色)、B(蓝色)而提供分立的自发光层5063。
而且，至于采用高分子量有机发光材料的例子，自发光层5063可以由叠层结构组成，其中，用甩涂方法提供厚度为20nm的聚噻吩(PEDOT)膜作为空穴注入层，并在其上提供厚度约为100nm的对亚苯基乙烯(PPV)作为发光层。注意，利用PPV的π共轭聚合物材料，能够在红色至蓝色的范围内选择发射波长。而且，诸如碳化硅之类的无机材料能够被用于电子输运层或电子注入层。
注意，自发光层5063不局限于具有其中空穴注入层、空穴输运层、发光层、电子输运层、电子注入层等彼此清晰地区分的叠层结构的那种。亦即，自发光层5063可以具有这样一种结构，它包括其中用来构成空穴注入层、空穴输运层、发光层、电子输运层、电子注入层等的各个材料彼此混合的层。
例如，可以提供其结构在电子输运层与发光层之间具有由构成电子输运层的材料(以下称为电子输运材料)和构成发光层的材料(以下称为发光材料)构成的混合层的自发光层5063。
接着，在自发光层5063上提供由导电膜组成的象素电极5064。在此实施方案中，铝和锂的合金膜被用作导电膜。当然，也可以使用已知的MgAg膜(镁和银的合金膜)。象素电极5064对应于自发光元件的阴极。至于阴极材料，可以自由地使用属于周期表1或2族的元素组成的导电膜或掺有上述元素的导电膜。
至此，当完成象素电极5064时，就完成了自发光元件。注意，自发光元件指的是由象素电极(阳极)5054、自发光层5063、以及象素电极(阴极)5064构成的二极管。注意，自发光元件可以利用来自单重激发(荧光)的光发射或来自三重激发(磷光)的光发射。
提供钝化膜5065来完全覆盖自发光元件是有效的。钝化膜5065可以由碳膜、氮化硅膜、或氮氧化硅膜制成的单层绝缘膜或其中组合上述各绝缘膜的叠层组成。
最好采用具有满意覆盖性的膜作为钝化膜5065，而采用碳膜，特别是DLC(类金刚石碳)膜是有效的。可以在室温至100℃的温度范围内制作DLC膜，因而能够容易地在抗热性低的自发光层5063上制作。而且，DLC膜对氧具有强的阻挡作用，因而能够抑制自发光层5063的氧化。因此，能够防止自发光层5063的氧化问题。
注意，利用多工作室型(即在线型)薄膜淀积装置，制作第三层间绝缘膜5062后直至制作钝化膜5065的各个步骤，被连续地执行而不暴露于大气。
注意，当实际获得图8D所示的状态时，最好用具有高气密性和低出气的保护膜(叠层膜、紫外线固化树脂膜等)或半透明密封元件进行封装(密封)，以便防止进一步暴露于外界空气。在此情况下，在密封元件内部形成惰性气氛，或将吸湿性材料(例如氧化钡)安置在其内部，从而提高自发光元件的可靠性。
而且，在利用诸如封装之类的工艺提高气密性之后，固定接插件(柔性印刷电路FPC)，用来将从制作在衬底5000上的元件或电路引出的端子连接到外部信号端子。这样就完成了产品。
注意，本实施方案能够被应用于实施方案1或实施方案2所述的具有象素的显示器件的制造工艺。
实施方案5在本实施方案中，参照图9A-9D来描述具有不同于实施方案3或4的结构的有源矩阵衬底的制造工艺。
注意，直至图9A步骤的各个步骤，都与实施方案3中图6A-6D以及图7A的步骤相同。顺便说一下，不同之处在于构成象素部分的驱动TFT是制作在栅电极外面的具有低浓度杂质区(Loff区)的n沟道TFT。
在图9A-9D中，用相同的参考号来表示与图6A-6D以及图7A-7D相同的部分，其描述从略。
如图9A所示，制作第一绝缘膜5101。利用等离子体CVD方法或溅射方法制作厚度为100-200nm的含硅绝缘膜组成的第一层间绝缘膜5101。在本实施方案中，用等离子体CVD方法制作了厚度为100nm的氮氧化硅膜。当然，第一层间绝缘膜5101不局限于氮氧化硅膜，也可以采用其它含硅绝缘膜的单层或叠层结构。
然后，如图9B所示进行热处理，以便恢复半导体层的结晶性并激活加入到半导体层的杂质元素。用炉子退火的热退火方法来进行热处理。可以在氧浓度为1ppm或以下，最好是0.1ppm或以下的氮气气氛中于400-700℃进行热退火方法。在本实施方案中，借助于在410℃下热处理1小时，来执行激活工艺。注意，除了热退火方法之外，还能够使用激光退火方法或快速热退火方法(RTA方法)。
而且，可以在制作第一层间绝缘膜5101之前执行热处理。顺便说一下，在第一导电层5015a-5019a以及第二导电层5015b-5019b容易受热影响的情况下，如在本实施方案中那样，为了保护布线等，最好在制作第一层间绝缘膜5101(含硅作为主要成分的绝缘膜，例如氮化硅膜)之后进行热处理。
如上所述，在制作第一层间绝缘膜5101(含硅作为主要成分的绝缘膜，例如氮化硅膜)之后进行热处理，从而能够与激活工艺同时执行半导体层的氢化。在氢化步骤中，半导体层的悬挂键被第一层间绝缘膜5101中所含的氢终止。
注意，除了用于激活工艺的热处理之外，可以执行用于氢化的热处理。
此处，半导体层能够被氢化，而不管是否存在第一层间绝缘膜5101。而且，作为其它的氢化方法，可以采用等离子体激发的氢的方法(等离子体氢化)或在含3-100％的氢的气氛中于300-450℃下进行1-12小时热处理的方法。
通过上述各个步骤，能够在同一个衬底上制作具有由n沟道TFT和p沟道TFT组成的CMOS电路的驱动电路部分以及具有开关TFT和驱动TFT的象素部分。
然后，在第一层间绝缘膜5101上制作第二层间绝缘膜5102。无机绝缘膜可以被用作第二层间绝缘膜5102。例如，可以采用CVD方法制作的氧化硅膜、SOG(玻璃上甩涂)方法涂敷的氧化硅膜等。此外，可以用有机绝缘膜作为第二层间绝缘膜5102。例如，可以采用由聚酰亚胺、聚酰胺、BCB(苯并环丁烯)、丙烯酸等制成的膜。而且，也可以采用丙烯酸膜和氧化硅膜的叠层结构。而且也可以采用溅射方法形成的丙烯酸膜和氮化硅膜或氮氧化硅膜的叠层结构。
接着，利用干法腐蚀或湿法腐蚀方法，对第一层间绝缘膜5101、第二层间绝缘膜5102、以及栅绝缘膜5006进行腐蚀，从而形成达及构成驱动电路部分和象素部分的各个TFT的杂质区(第三杂质区(n+)和第四杂质区(p+))的接触孔。
随后，制作与各个杂质区电连接的布线5103-5109。注意，在本实施方案中，借助于用溅射方法连续地形成由厚度为100nm的Ti膜、厚度为350nm的Al膜、以及厚度为100nm的Ti膜组成的叠层膜，并将叠层膜图形化成所希望的形状，而提供布线5103-5109。
当然，本发明不局限于三层结构，也可以采用单层结构、双层结构、或者4层或更多层的叠层结构。而且，布线的材料不局限于Al和Ti，可以采用其它的导电膜。例如，可以借助于对A1膜或Cu膜被制作在TaN膜上，再在其上制作Ti膜的叠层膜进行图形化而形成布线。
象素部分中的开关TFT的源区和漏区之一通过布线5106被电连接到源布线(由层5019a和5019b组成的叠层)，而另一区通过布线5107被电连接到象素部分中的驱动TFT的栅电极。
接着，如图9C所示，制作第三层间绝缘膜5110。可以用无机绝缘膜或有机绝缘膜作为第三层间绝缘膜5110。可以采用用CVD方法制作的氧化硅膜、用SOG(玻璃上甩涂)方法涂敷的氧化硅膜等。此外，丙烯酸树脂膜等可以被用作有机绝缘膜。而且，可以采用溅射方法制作的丙烯酸膜与氮化硅膜或氮氧化硅膜的叠层结构。
第三层间绝缘膜5110能够减小制作在衬底5000上的TFT造成的不平整性，并提供匀平性。确切地说，提供第三层间绝缘膜5110主要是为了获得匀平性，因而最好是一种匀平性优良的薄膜。
接着采用干法腐蚀或湿法腐蚀，从而在第三层间绝缘膜5110中形成达及布线5108的接触孔。
接着，借助于对导电膜进行图形化而形成象素电极5111。在本实施方案中，铝和锂的合金膜被用作导电膜。当然，也可以使用已知的MgAg膜(镁和银的合金膜)。象素电极5111对应于自发光元件的阴极。至于阴极材料，可以自由地使用属于周期表1或2族的元素组成的导电膜或掺有上述元素的导电膜。
象素电极5111具有通过第三层间绝缘膜5110中制作的接触孔与布线5108的电连接。于是，象素电极5111被电连接到驱动TFT的源区和漏区之一。
接着，如图9D所示，制作堤坝5112，以便在象素中提供具有不同颜色的自发光层。利用无机绝缘膜或有机绝缘膜来形成堤坝5112。用溅射方法制作的氮化硅膜或氮氧化硅膜、用CVD方法制作的氧化硅膜、用SOG方法涂敷的氧化硅膜等，可以被用作无机绝缘膜。而且丙烯酸树脂膜等可以被用作有机绝缘膜。
在制作堤坝5112的过程中，可以用湿法腐蚀方法容易地制成具有锥形的侧壁。顺便说一下，倘若堤坝5112的侧壁不够平缓，则台阶造成的自发光层的退化变为严重的问题，因而必须加以注意。
注意，当象素电极5111与布线5108彼此电连接时，堤坝5112也被形成在第三层间绝缘膜5110中制作的接触孔中。于是，由接触孔部分不平整性造成的象素电极的不平整性就被堤坝5112填充，从而防止了台阶造成的自发光层的退化。
下面提供第三层间绝缘膜5110和堤坝5112的组合例子。
提供了一种组合，其中，用溅射方法制作的丙烯酸膜与氮化硅膜或氮氧化硅膜的叠层膜，被用作第三层间绝缘膜5110，而用溅射方法制作的氮化硅膜或氮氧化硅膜，被用作堤坝5112。提供了另一种组合，其中，用等离子体CVD方法制作的氧化硅膜被用作第三层间绝缘膜5110，而用等离子体CVD方法制作的氧化硅膜也被用作堤坝5112。提供了再一种组合，其中，用SOG方法制作的氧化硅膜被用作第三层间绝缘膜5110，而用SOG方法制作的氧化硅膜也被用作堤坝5112。提供了又一种组合，其中，用SOG方法制作的氧化硅膜与用等离子体CVD方法制作的氧化硅膜的叠层膜，被用作第三层间绝缘膜5110，而用等离子体CVD方法制作的氧化硅膜被用作堤坝5112。提供了另一种组合，其中，丙烯酸膜被用作第三层间绝缘膜5110，而丙烯酸膜也被用作堤坝5112。提供了另一种组合，其中，丙烯酸膜与用等离子体CVD方法制作的氧化硅膜的叠层膜，被用作第三层间绝缘膜5110，而用等离子体CVD方法制作的氧化硅膜被用作堤坝5112。提供了另一种组合，其中，用等离子体CVD方法制作的氧化硅膜被用作第三层间绝缘膜5110，而丙烯酸膜被用作堤坝5112。
可以将碳颗粒或金属颗粒加入到堤坝5112中，以便降低电阻率并抑制静电的产生。此时，碳颗粒或金属颗粒的加入量可以调节成使电阻率为1×106-1×1012Ωm(最好是1×108-1×1010Ωm)。
接着，在被堤坝5112环绕并被露出的象素电极5111上制作自发光层5113。
已知的有机发光材料和无机发光材料可以被用于自发光层5113。
可以自由地采用低分子量有机发光材料、高分子量有机发光材料、以及中等分子量有机发光材料作为有机发光材料。注意，在本说明书中，中等分子量有机发光材料指的是不具有升华性质且其分子数目为20或以下或者其链接分子的长度为10微米或以下的有机发光材料。
自发光层5113通常采取叠层结构。典型地说，由柯达公司的Tang等人提出了一种“空穴输运层/发光层/电子输运层”的叠层结构。此外，可以采用阴极上依次层叠电子输运层/发光层/空穴输运层/空穴注入层，或电子注入层/电子输运层/发光层/空穴输运层/空穴注入层的叠层结构。荧光颜料等可以被掺入到发光层。
在本实施方案中，利用蒸发方法，用低分子量有机发光材料制作自发光层5113。具体地说，采用叠层结构，其中，厚度为70nm的三-8-喹啉铝(Alq3)膜被提供作为发光层，而厚度为20nm的酞菁铜(CuPc)膜被提供在其上作为空穴注入层。借助于将诸如喹吖啶、二萘嵌苯、或DCM1之类的荧光颜料加入到Alq3，能够控制发光颜色。
注意，在图9D中仅仅示出了一个象素，但可以采用这样一种结构，其中对应于多个颜色，例如R(红色)、G(绿色)、B(蓝色)而提供分立的自发光层5113。
而且，至于采用高分子量有机发光材料的例子，自发光层5113可以由叠层结构组成，其中，用甩涂方法提供厚度为20nm的聚噻吩(PEDOT)膜作为空穴注入层，并在其上提供厚度约为100nm的对亚苯基乙烯(PPV)作为发光层。注意，利用PPV的π共轭聚合物材料，能够在红色至蓝色的范围内选择发射波长。而且，诸如碳化硅之类的无机材料能够被用于电子输运层或电子注入层。
注意，自发光层5113不局限于具有其中空穴注入层、空穴输运层、发光层、电子输运层、电子注入层等彼此清晰地区分的叠层结构。亦即，自发光层5113可以具有这样一种结构，它包括其中用来构成空穴注入层、空穴输运层、发光层、电子输运层、电子注入层等的各个材料彼此混合的层。
例如，可以采用其结构在电子输运层与发光层之间具有由构成电子输运层的材料(以下称为电子输运材料)和构成发光层的材料(以下称为发光材料)构成的混合层的自发光层5113。
然后，在自发光层5113上制作由透明导电膜组成的象素电极5114。氧化铟与氧化锡的化合物(ITO)、氧化铟与氧化锌的化合物、氧化锌、氧化锡、氧化铟等，能够被用作透明导电膜。而且，也可以使用掺镓的透明导电膜。象素电极5114对应于自发光元件的阳极。
至此，当完成象素电极5114时，就完成了自发光元件。注意，自发光元件指的是由象素电极(阴极)5111、自发光层5113、以及象素电极(阳极)5114构成的二极管。注意，自发光元件可以利用来自单重激发(荧光)的光发射或来自三重激发(磷光)的光发射。
在本实施方案中，由于象素电极5114由透明导电膜组成，故从自发光元件发射的光被辐射到衬底5000的反面。而且，由于第三层间绝缘膜5110，象素电极5111被制作在不同于其中制作布线5106-5109的层中。于是，比之实施方案3中的结构，能够提高窗口比。
提供保护膜(钝化膜)5115来完全覆盖自发光元件是有效的。保护膜5115可以由碳膜、氮化硅膜、或氮氧化硅膜制成的单层绝缘膜或其中组合上述各绝缘膜的叠层组成。
注意，在如本实施方案那样从自发光元件发射的光被从象素电极5114侧辐射的情况下，必须用透光的膜作为保护膜5115。
注意，利用多工作室型(即在线型)薄膜淀积装置，制作堤坝5112之后直至制作保护膜5115的各个步骤，被连续地执行而不暴露于大气是有效的。
注意，当实际获得图9D所示的状态时，最好用诸如具有高气密性和低出气的保护膜(叠层膜、紫外线固化树脂膜等)之类的密封元件进行封装(密封)，以便防止进一步暴露于外界空气。在此情况下，在密封元件内部形成惰性气氛，或将吸湿性材料(例如氧化钡)安置在其内部，从而提高自发光元件的可靠性。
而且，在利用诸如封装之类的工艺提高气密性之后，固定接插件(柔性印刷电路FPC)，用来将从制作在衬底5000上的元件或电路引出的端子连接到外部信号端子。这样就完成了产品。
注意，本实施方案能够被应用于具有实施方案1或实施方案2所述的象素的显示器件的制造工艺。
实施方案6本实施方案示出了用来制作包括在本发明半导体装置中的TFT的半导体有源层的半导体膜的晶化方法的例子。
用等离子体CVD方法，在玻璃衬底上制作厚度为400nm的氮氧化硅膜(组分比为Si＝32％，O＝59％，N＝7％，H＝2％)作为基底膜。然后，用等离子体CVD方法，在基底膜上制作厚度为150nm的非晶硅膜作为半导体膜。然后在其上进行3小时500℃的热处理，以便释放半导体膜中所含的氢。之后，用激光退火方法晶化半导体膜。
连续振荡YVO4激光器被用作激光退火方法所用的激光器。对于激光退火方法，YVO4激光器的二次谐波(波长为532nm)被用作激光。用光学系统在衬底表面上形成预定形状的光束，辐照到半导体膜。
辐照到衬底的光束的形状可以根据激光器或光学系统的种类而改变。以这种方式，能够改变辐照到衬底上的光束的形状比和/或能量分布。例如，辐照到衬底上的各种形状的光束，诸如线形、矩形、椭圆形，都是可能的。在本实施方案中，利用光学系统，YVO4激光器的二次谐波以200微米×50微米的椭圆形状被辐照到半导体膜。
图10示出了当激光被辐照到衬底表面上的半导体膜时使用的光学系统的模型图。
从激光器1001发射的激光(YVO4激光器的二次谐波)，通过平面镜1002进入凸透镜1003。激光倾斜地进入凸透镜1003。结果，由于诸如像散之类的像差而造成焦点偏移。椭圆形光束于是能够被形成在被辐照的表面内或其附近。
然后，一这种方式形成的椭圆形光束1006被辐射，并沿参考号1007或1008所示的方向移动玻璃衬底1005。于是，借助于相对移动，椭圆形光束1006被辐照在玻璃衬底1005上制作的半导体膜1004中。
椭圆形光束1006的相对扫描方向垂直于椭圆形光束1006的主轴。
在本实施方案中，200微米×50微米的椭圆形光束被形成为相对于凸透镜1003具有大约20度的激光入射角φ。借助于以50cm/s的速度移动，椭圆形光束被辐照在玻璃衬底1005上。半导体膜于是被晶化。
在以这种方式得到的结晶半导体膜上，执行seco腐蚀。图11示出了用SEM观察表面的10000倍放大的结果。借助于将K2Cr2O7加入到HF∶H2O＝2∶1中作为添加剂，来制作用于seco腐蚀的Seco液。图11所示的是借助于沿图11所示箭头表示的方向相对扫描激光而得到的。与激光扫描方向平行形成了大的晶粒。换言之，晶体沿激光扫描方向延伸而被增大。
以这种方式，利用根据本实施方案的方法，大的晶粒被形成在晶化的半导体膜上。因此，当此半导体膜被用作半导体有源层来制造TFT时，能够减少包括在TFT沟道形成区内的晶粒边界的数目。此外，各个晶粒内部具有结晶性，基本上是单晶。因此，能够获得与采用单晶半导体的晶体管迁移率同样高的迁移率(场效应迁移率)。利用此TFT，象素中的算术处理电路能够在高速下运行，对于本发明的显示器件具有优良的特性。TFT从而是有效的。
而且，当TFT被放置成其载流子运动方向能够与形成的晶粒延伸的方向相同时，能够极大地减少载流子跨越晶粒边界的次数。因此，能够减小开通电流值(TFT处于开通时流动的漏极电流的数值)、关断电流值(TFT处于关断时流动的漏极电流的数值)、阈值电压、S值、以及场效应迁移率的变化。结果，能够明显地改善电学特性。
为了将椭圆形光束1006辐照到半导体膜的宽广范围内，沿垂直于主轴的方向使椭圆形光束1006扫描，以便多次辐照半导体膜。此处，椭圆形光束1006的位置在每单次扫描时沿平行于主轴的方向偏移。在逐次扫描之间将扫描方向反转。以下，在二个逐次扫描中，一个称为向外扫描，另一个称为向内扫描。
用间距d来表示每次扫描时椭圆形光束1006的位置向平行于主轴的方向偏移的量。参考号D1表示在向外扫描中，在具有图11所示的大晶粒的区域中椭圆形光束1006沿垂直于椭圆形光束1006扫描方向的方向的长度。参考号D2表示在向内扫描中，在具有图11所示的大晶粒的区域中椭圆形光束1006沿垂直于椭圆形光束1006扫描方向的方向的长度。在这种情况下，D1和D2的平均值为D。
此处，用方程1来定义重叠比R0.L［％］。
R0.L＝(1-d/D)×100 (方程1)
在本实施方案中，重叠比R0.L为0％。
实施方案7本实施方案与实施方案6不同之处在于，当制造包括在本发明半导体器件中的TFT的半导体有源层时，半导体膜的晶化方法不同。
直至制作非晶硅膜作为半导体膜的各个步骤，与实施方案6的步骤都相同。然后，采用日本专利申请公开No.Hei7-183540所公开的方法。用甩涂方法将乙酸镍溶液(重量转换浓度为5ppm，体积为10ml)涂敷在半导体膜上。然后，在500℃的氮气气氛中对其进行1小时热处理，再在550℃的氮气气氛中进行12小时热处理。然后，用激光退火方法来改善半导体膜的结晶性。
连续振荡YVO4激光器被用作激光退火方法所用的激光器。对于激光退火方法，YVO4激光器的二次谐波(波长为532nm)被用作激光。在图10所示的光学系统中，200微米×50微米的椭圆形光束被形成为相对于凸透镜1003具有大约20度的激光入射角φ。椭圆形光束以50cm/s的速度移动，并被辐照在玻璃衬底1005上。半导体膜和晶化于是得到改善。
椭圆形光束1006的相对扫描方向垂直于椭圆形光束1006的主轴。
对以这种方式得到的结晶半导体膜，执行seco腐蚀。图12示出了用SEM观察表面的10000倍放大的结果。图12所示的是借助于沿图12所示箭头表示的方向相对扫描激光而得到的。大的晶粒沿激光扫描方向延伸。
以这种方式，根据本发明，大的晶粒被形成在晶化的半导体膜上。因此，当此半导体膜被用来制造TFT时，能够减少包括在TFT沟道形成区内的晶粒边界的数目。此外，各个晶粒内部具有结晶性，基本上是单晶。因此，能够获得与采用单晶半导体的晶体管的迁移率同样高的迁移率(场效应迁移率)。
而且，形成的各个晶粒沿一个方向对准。于是，当TFT被放置成其载流子运动方向能够与形成的晶粒延伸的方向相同时，能够极大地减少载流子跨越晶粒边界的次数。因此，能够减小开通电流值、关断电流值、阈值电压、S值、以及场效应迁移率的变化。结果，能够明显地改善电学特性。
为了将椭圆形光束1006辐照到半导体膜的宽广范围内，沿垂直于主轴的方向使椭圆形光束1006扫描，以便多次辐照半导体膜(这一操作可以被称为扫描)。此处，椭圆形光束1006的位置在每单次扫描时沿平行于主轴的方向偏移。在连续扫描之间，扫描方向相反变更。以下，在二个连续扫描中，一个称为向外扫描，另一个称为向内扫描。
用间距d来表示每次扫描时椭圆形光束1006的位置向平行于主轴的方向偏移的量。参考号D1表示在向外扫描中，在具有图12所示的大晶粒的区域中椭圆形光束1006沿垂直于椭圆形光束1006扫描方向的方向的长度。参考号D2表示在向内扫描中，在具有图12所示的大晶粒的区域中椭圆形光束1006沿垂直于椭圆形光束1006扫描方向的方向的长度。在这种情况下，D1和D2的平均值为D。
此处，用方程1来定义重叠比R0.L［％］。在本实施方案中，重叠比R0.L为0％。
在图13中，粗线表示在用上述晶化方法得到的晶化半导体膜(以图13中改进的CG-Si为代表)上执行拉曼光谱术的结果。此处为了比较，细线表示在单晶硅(以图13中的参考(100)Si晶片为代表)上执行拉曼光谱术的结果。在图13中，虚线表示在半导体膜(以图13中的准分子激光退火为代表)上执行拉曼光谱术的结果。为了得到半导体膜，制作非晶硅膜，并通过热处理来释放包含在半导体膜中的氢。然后，用脉冲振荡的准分子激光器对半导体膜进行晶化。
用本实施方案的方法得到的半导体膜的拉曼偏移的峰值在517.3cm-1处。半宽度为4.96cm-1。另一方面，单晶硅的拉曼偏移的峰值在520.7cm-1处。半宽度为4.44cm-1。用脉冲振荡准分子激光器晶化的半导体膜的拉曼偏移的峰值在516.3cm-1处。半宽度为6.16cm-1。
从图13的结果可见，用本实施方案所述晶化方法得到的半导体膜的结晶性，比用脉冲振荡准分子激光器晶化的半导体膜的结晶性，更接近单晶硅的结晶性。
实施方案8在本实施方案中，参照图10、14A-14H、以及15A和15B来描述用实施方案6所述的方法晶化的半导体膜被用来制造TFT的情况。
在本实施方案中，玻璃衬底被用作衬底2000。用等离子体CVD方法，将厚度为50nm的氮氧化硅膜(组分比为Si＝32％，O＝27％，N＝24％，H＝17％)和厚度为100nm的氮氧化硅膜(组分比为Si＝32％，O＝59％，N＝7％，H＝2％)层叠在玻璃衬底上作为基底膜2001。接着，用等离子体CVD方法，在基底膜2001上制作厚度为150nm的非晶硅膜作为半导体膜2002。然后，在500℃下对其进行3小时热处理，以便释放包含在半导体膜中的氢(图14A)。
之后，在图10所示的光学系统中，连续振荡YVO4激光器的二次谐波(波长为532nm，5.5W)被用作激光，以形成200微米×50微米的椭圆形光束，此光束相对于凸透镜1003具有大约20度的激光入射角φ。借助于以50cmm/s的速度相对移动，椭圆形光束被辐照在半导体膜2002上(图14B)。
然后在其上执行第一掺杂处理。这是为了控制阈值的沟道掺杂。B2H6被用作材料气体，气体流量为30sccm，电流密度为0.05μA，加速电压为60keV，而剂量为每平方厘米1×1014(图14C)。
接着，在用图形化方法将半导体膜2004腐蚀成所需形状之后，用等离子体CVD方法制作厚度为115nm的氮氧化硅膜作为栅绝缘膜2007来覆盖被腐蚀的半导体膜。然后在栅绝缘膜2007上层叠厚度为30nm的TaN膜2008和厚度为370nm的W膜2009作为导电膜(图14D)。
利用光刻方法，在其上制作抗蚀剂制成的掩模(未示出)，并对W膜、TaN膜、以及栅绝缘膜进行腐蚀。
然后，清除抗蚀剂制成的掩模，并制作新掩模2013。在其上进行第二掺杂过程，从而将提供n型的杂质元素引入到半导体膜。在此情况下，导电层2010和2011是提供n型的杂质元素的掩模，并以自对准方式形成杂质区2014。在本实施方案中，由于半导体膜厚达150nm，故在二种条件下执行第二掺杂过程。在本实施方案中，磷化氢(phosfin)(PH3)被用作材料气体。对此处理采用每平方厘米2×1013的剂量和90keV的加速电压，然后采用每平方厘米5×1014的剂量和10keV的加速电压。
接着，清除抗蚀剂制成的掩模2013，并额外制作进行第三掺杂过程的新的由抗蚀剂制成的掩模2015。通过第三掺杂过程，形成杂质区2016，它包含用来提供与作为p沟道TFT有源层的半导体膜的导电类型相反的导电类型的杂质元素。利用导电层2010和2011作为杂质元素的掩模，借助于加入提供p型的杂质元素，以自对准的方式形成杂质区2016。在本实施方案中，由于半导体膜厚达150nm，故第三掺杂过程也在二种条件下进行。在本实施方案中，双硼烷(B2H6)被用作材料气体。对此处理采用每平方厘米2×1013的剂量和90keV的加速电压，然后采用每平方厘米1×1015的剂量和10keV的加速电压(图14F)。
通过这些步骤，杂质区2014和2016被形成在各个半导体层上。
接着，清除抗蚀剂制成的掩模2015，并用等离子体CVD方法制作厚度为50nm的氮氧化硅膜(组分比为Si＝32.8％，O＝63.7％，N＝3.5％)作为第一层间绝缘膜2017。
接着，对其进行热处理，以便恢复半导体层的结晶性并分别激活加入到半导体层的杂质元素。然后，利用退火炉子的热退火方法，在氮气气氛中于550℃下进行4小时热处理(图14G)。
接着，在第一层间绝缘膜2017上制作无机或有机绝缘材料的第二层间绝缘膜2018。在本实施方案中，在用CVD方法制作厚度为50nm的氮化硅膜之后，制作厚度为400nm的氧化硅膜。
在热处理之后，可以执行氢化处理。在本实施方案中，利用退火炉子，在氮气气氛中，于410℃下进行1小时热处理。
接着，制作布线2019，用来电连接到各个杂质区。在本实施方案中，借助于对厚度为50nm的Ti膜、厚度为500nm的Al-Si膜、以及厚度为50nm的Ti膜的叠层膜进行图形化而制作布线2019。当然，此结构不局限于双层结构，而可以是单层结构或具有3层或更多层的叠层结构。布线的材料不局限于Al和Ti。例如，可以在TaN膜上制作Al和/或Cu。然后，可以对具有Ti膜的叠层膜进行图形化，以形成布线(图14H)。
以这种方式，制作n沟道TFT 2031和p沟道TFT 2032，二者都具有6微米的沟道长度和4微米的沟道宽度。
图15A和15B示出了这些电学特性的测量结果。图15A示出了n沟道TFT 2031的电学特性。图15B示出了p沟道TFT 2032的电学特性。在栅电压Vg＝-16至16V的范围和漏电压Vd＝1V及5V的范围内的二个测量点测量电学特性。在图15A和15B中，用实线表示漏极电流(ID)和栅电流(IG)。用虚线表示迁移率(μFE)。
根据本发明，由于在晶化的半导体膜上形成了大的晶粒，故当用此半导体膜制造TFT时，能够减少沟道形成区中所含的晶粒边界的数目。而且，由于形成的晶粒指向相同的方向，故能够极大地减少载流子跨越晶粒边界的次数。因此，能够获得如图15A和15B所示的具有良好电学特性的TFT。特别是在n沟道TFT中的迁移率为524cm2/Vs，在p沟道TFT中的迁移率为205cm2/Vs。当用这种TFT制造显示器件时，还能够改善工作特性和可靠性。
实施方案9在本实施方案中，参照图10以及16A-19B来描述用实施方案7所述的方法晶化的半导体膜来制造TFT的情况。
直至形成非晶硅膜作为半导体膜的各个步骤，都与实施方案8相同。非晶硅膜被制作成厚度为150nm(图16A)。
然后，采用日本专利申请公开No.Hei 7-183540所公开的方法。用甩涂方法将乙酸镍溶液(重量转换浓度为5ppm，体积为10ml)涂敷在半导体膜上，以便形成含金属的层2021。然后，在500℃的氮气气氛中对其进行1小时热处理，再在550℃的氮气气氛中进行12小时热处理。然后得到半导体膜2022(图16B)。
然后，利用激光退火方法，半导体膜2022的结晶性被改善。
连续振荡YVO4激光器被用作激光退火方法所用的激光器。对于激光退火方法的条件，YVO4激光器的二次谐波(波长为532nm，5.5W)被用作激光。在图10所示的光学系统中，200微米×50微米的椭圆形光束被形成为相对于凸透镜1003具有大约20度的激光入射角φ。椭圆形光束以20cm/s或50cm/s的速度移动，并被辐照到衬底。于是，半导体膜2022的结晶性得到改善。结果就得到半导体膜2023(图16C)。
图16C中半导体膜晶化之后的各个步骤，与实施方案8中步骤14C-14H所示的步骤相同。以这种方式，制作n沟道TFT 2031和p沟道TFT 2032，二者都具有6微米的沟道长度和4微米的沟道宽度。对其电学特性进行测量。
图17A-19B示出了通过这些步骤制造的TFT的电学特性。
图17A和17B示出了借助于在图16C的激光退火步骤中以20cm/s的速度移动衬底而制造的TFT的电学特性。图17A示出了n沟道TFT2031的电学特性。图17B示出了p沟道TFT 2032的电学特性。图18A和18B示出了借助于在图16C的激光退火步骤中以50cm/s的速度移动衬底而制造的TFT的电学特性。图18A示出了n沟道TFT 2031的电学特性。图18B示出了p沟道TFT 2032的电学特性。
在栅电压Vg＝-16至16V的范围和漏电压Vd＝1V及5V的范围内，测量电学特性。在图17A-18B中，用实线表示漏极电流(ID)和栅电流(IG)。用虚线表示迁移率(μFE)。
根据本发明，由于在晶化的半导体膜上形成了大的晶粒，故当用此半导体膜制造TFT时，能够减少沟道形成区中所含的晶粒边界的数目。而且，形成的晶粒指向相同的方向。此外，少量的晶粒沿与激光相对扫描方向相交的方向。因此，能够极大地减少载流子跨越晶粒边界的次数。
因此，能够获得如图17A-18B所示的具有良好电学特性的TFT。特别是在图17A和17B中，n沟道TFT中的迁移率为510cm2/Vs，p沟道TFT中的迁移率为200cm2/Vs。在图18A和18B中，n沟道TFT中的迁移率为595cm2/Vs，p沟道TFT中的迁移率为199cm2/Vs。当用这种TFT制造半导体设备时，也能够改善工作特性和可靠性。
图19A和19B示出了借助于在图16C的激光退火步骤中以50cm/s的速度移动衬底而制造的TFT的电学特性。图19A示出了n沟道TFT2031的电学特性。图19B示出了p沟道TFT 2032的电学特性。
在栅电压Vg＝-16至16V的范围和漏电压Vd＝0.1V及5V的范围内，测量电学特性。
如图19A和19B所示，能够获得具有良好电学特性的TFT。特别是在图19A中，n沟道TFT中的迁移率为657cm2/Vs，图19B中的p沟道TFT的迁移率为219cm2/Vs。当用这种TFT制造半导体设备时，也能够改善工作特性和可靠性。
实施方案10有可能将本发明的非易失存储器安置到例如执行数据存储和读出的记录媒质之类的任何领域的电子设备中。在本实施方案中，将描述这种电子设备。
作为能够采用本发明的非易失存储器的电子设备，可以列举显示器、摄象机、数码相机、头戴式显示器、DVD、游戏机、风镜式显示器、车辆导航装置、声音再现装置(汽车音响设备等)、个人计算机、个人数字助理(移动计算机、移动电话、电子笔记本等)。图20A-20H示出了它们的例子。
图20A示出了一种显示器，它包括机箱3001、支座3002、显示部分3003等。本发明能够被应用于显示部分3003。
图20B示出了一种摄象机，它包括主体3011、显示部分3012、声音输入部分3013、操作开关3014、电池3015、以及图象接收部分3016。本发明能够被应用于显示部分3012。
图20C示出了一种头戴式显示器的一部分(右侧)，它包括主体3021、信号电缆3022、头箍3023、显示部分3024、光学系统3010、显示器件3026等。本发明能够被应用于显示器件3026。
图20D示出了一种具有记录媒质的图象再现装置(更详细地说是DVD再现装置)，它由主体3031、记录媒质3032、操作开关3033、显示部分(a)3034、显示部分(b)3035等构成。注意，此装置使用DVD(数字万能碟盘)、CD等作为记录媒质，并能够使用户得以欣赏音乐、电影、游戏、以及互连网。本发明能够被应用于显示部分(a)3034和显示部分(b)3035。
图20E示出了一种风镜式显示器，它包括主体3041、显示部分3042、镜臂部分3043。本发明能够被应用于显示部分3042。
图20F示出了一种个人计算机，它包括主体3051、机箱3052、显示部分3053、键盘3054等。本发明能够被应用于显示部分3053。
图21A示出了一种移动电话，它包括主体3101、声音输出部分3102、声音输入部分3103、显示部分3104、操作开关3105、以及天线3106。本发明能够被应用于显示部分3104。
图21B示出了一种声音再现装置(更详细地说是一种汽车音响设备)，它包括主体3111、显示部分3112、以及操作开关3113和3114。本发明能够被应用于显示部分3112。在本实施方案中，虽然示出了一种车内音响设备，但本发明也能够被应用于便携式声音再现装置或家用声音再现装置。
如上所述，本发明的应用范围极为广阔，有可能将本发明应用于所有领域的电子设备中。而且，有可能用通过实施方案1-9的任何组合得到的结构来实现本实施方案的电子设备。
这样，根据本发明的显示器件以及采用此显示器件的显示系统被采用，从而能够实现小而轻的电子装置，使之能够以低的功耗来进行高清晰度显示。
根据本发明，在现有技术的GPU中已经进行的部分运算处理，能够在显示器件中进行，从而能够减少GPU中的运算处理量。而且，能够减少显示系统所需的零件数目，从而能够减小显示系统的尺寸和重量。而且，在显示静态图象的情况下，或在仅仅改变部分图象数据的情况下，重写非常少量的图象数据就足够了，因而能够大幅度降低功耗。因此，能够实现适合于高清晰度和大尺寸图象显示的显示器件以及采用此显示器件的显示系统。
除了本发明实施方案中所述的之外，本发明还能够被应用于其它类型的显示器件。例如，可以采用基于硅芯片的有源矩阵显示器件。而且，薄膜晶体管可以是顶栅型、底栅型、或双栅型。
权利要求
1.一种显示器件，它包含包含多个排列在矩阵中的象素的象素部分，各个象素包含用来存储第一图象数据的1位的存储电路；用存储在存储电路中的第一图象数据和馈自多个象素外面的第二图象数据来进行运算处理的运算处理电路；以及利用运算处理电路的输出来形成图象信号的显示处理电路。
2.一种显示器件，它包含包含排列在矩阵中的多个象素的象素部分，各个象素包含用来存储第一图象数据的n位(n是≥2的自然数)的存储电路；用存储在存储电路中的第一图象数据和馈自多个象素外面的第二图象数据来进行运算处理的运算处理电路；以及利用运算处理电路的输出来形成图象信号的显示处理电路。
3.一种显示器件，它包含包含排列在矩阵中的多个象素的象素部分，各个象素包含用来存储第一图象数据的m个(m是≥2的自然数)1位的存储电路；用存储在存储电路中的第一图象数据和馈自多个象素外面的第二图象数据来进行运算处理的运算处理电路；以及利用运算处理电路的输出来形成图象信号的显示处理电路。
4.一种显示器件，它包含包含排列在矩阵中的多个象素的象素部分，各个象素包含用来存储第一图象数据的m个(m是≥2的自然数)n位(n是≥2的自然数)的存储电路；用存储在存储电路中的第一图象数据和馈自多个象素外面的第二图象数据来进行运算处理的运算处理电路；以及利用运算处理电路的输出来形成图象信号的显示处理电路。
5.根据权利要求1的显示器件，其中运算处理是用来组合第一图象数据和第二图象数据的运算。
6.根据权利要求2的显示器件，其中运算处理是用来组合第一图象数据和第二图象数据的运算。
7.根据权利要求3的显示器件，其中运算处理是用来组合第一图象数据和第二图象数据的运算。
8.根据权利要求4的显示器件，其中运算处理是用来组合第一图象数据和第二图象数据的运算。
9.根据权利要求1的显示器件，其中显示处理电路由D/A转换器电路组成。
10.根据权利要求2的显示器件，其中显示处理电路由D/A转换器电路组成。
11.根据权利要求3的显示器件，其中显示处理电路由D/A转换器电路组成。
12.根据权利要求4的显示器件，其中显示处理电路由D/A转换器电路组成。
13.根据权利要求1的显示器件，还包含用来根据图象信号而改变象素灰度的装置。
14.根据权利要求2的显示器件，还包含用来根据图象信号而改变象素灰度的装置。
15.根据权利要求3的显示器件，还包含用来根据图象信号而改变象素灰度的装置。
16.根据权利要求4的显示器件，还包含用来根据图象信号而改变象素灰度的装置。
17.根据权利要求1的显示器件，还包含用来依次驱动各位的存储电路的装置。
18.根据权利要求2的显示器件，还包含用来依次驱动各位的存储电路的装置。
19.根据权利要求3的显示器件，还包含用来依次驱动各位的存储电路的装置。
20.根据权利要求4的显示器件，还包含用来依次驱动各位的存储电路的装置。
21.根据权利要求1的显示器件，还包含用来将第一图象数据依次输入到各位的存储电路的装置。
22.根据权利要求2的显示器件，还包含用来将第一图象数据依次输入到各位的存储电路的装置。
23.根据权利要求3的显示器件，还包含用来将第一图象数据依次输入到各位的存储电路的装置。
24.根据权利要求4的显示器件，还包含用来将第一图象数据依次输入到各位的存储电路的装置。
25.根据权利要求1的显示器件，还包含用来将第二图象数据依次馈送到各位的运算处理电路的装置。
26.根据权利要求2的显示器件，还包含用来将第二图象数据依次馈送到各位的运算处理电路的装置。
27.根据权利要求3的显示器件，还包含用来将第二图象数据依次馈送到各位的运算处理电路的装置。
28.根据权利要求4的显示器件，还包含用来将第二图象数据依次馈送到各位的运算处理电路的装置。
29.根据权利要求1的显示器件，还包含用来在一个水平周期中依次馈送各位的第二图象数据的装置。
30.根据权利要求2的显示器件，还包含用来在一个水平周期中依次馈送各位的第二图象数据的装置。
31.根据权利要求3的显示器件，还包含用来在一个水平周期中依次馈送各位的第二图象数据的装置。
32.根据权利要求4的显示器件，还包含用来在一个水平周期中依次馈送各位的第二图象数据的装置。
33.根据权利要求1的显示器件，其中各个存储电路由静态随机存取存储器(SRAM)组成。
34.根据权利要求2的显示器件，其中各个存储电路由静态随机存取存储器(SRAM)组成。
35.根据权利要求3的显示器件，其中各个存储电路由静态随机存取存储器(SRAM)组成。
36.根据权利要求4的显示器件，其中各个存储电路由静态随机存取存储器(SRAM)组成。
37.根据权利要求1的显示器件，其中各个存储电路由动态随机存取存储器(DRAM)组成。
38.根据权利要求2的显示器件，其中各个存储电路由动态随机存取存储器(DRAM)组成。
39.根据权利要求3的显示器件，其中各个存储电路由动态随机存取存储器(DRAM)组成。
40.根据权利要求4的显示器件，其中各个存储电路由动态随机存取存储器(DRAM)组成。
41.根据权利要求1的显示器件，其中，存储电路、运算处理电路、以及显示处理电路由薄膜晶体管构成，各个薄膜晶体管包括由制作在选自由单晶半导体衬底、石英衬底、玻璃衬底、塑料衬底、不锈钢衬底、以及SOI衬底组成的组的一种衬底上的半导体薄膜形成的有源层。
42.根据权利要求2的显示器件，其中，存储电路、运算处理电路、以及显示处理电路由薄膜晶体管构成，各个薄膜晶体管包括由制作在选自由单晶半导体衬底、石英衬底、玻璃衬底、塑料衬底、不锈钢衬底、以及SOI衬底组成的组的一种衬底上的半导体薄膜形成的有源层。
43.根据权利要求3的显示器件，其中，存储电路、运算处理电路、以及显示处理电路由薄膜晶体管构成，各个薄膜晶体管包括由制作在选自由单晶半导体衬底、石英衬底、玻璃衬底、塑料衬底、不锈钢衬底、以及SOI衬底组成的组的一种衬底上的半导体薄膜形成的有源层。
44.根据权利要求4的显示器件，其中，存储电路、运算处理电路、以及显示处理电路由薄膜晶体管构成，各个薄膜晶体管包括由制作在选自单晶半导体衬底、石英衬底、玻璃衬底、塑料衬底、不锈钢衬底、以及SOI衬底组成的组的一种衬底上的半导体薄膜形成的有源层。
45.根据权利要求1的显示器件，其中，具有依次驱动各位的存储电路的功能的电路，被制作在与象素部分相同的衬底上。
46.根据权利要求2的显示器件，其中，具有依次驱动各位的存储电路的功能的电路，被制作在与象素部分相同的衬底上。
47.根据权利要求3的显示器件，其中，具有依次驱动各位的存储电路的功能的电路，被制作在与象素部分相同的衬底上。
48.根据权利要求4的显示器件，其中，具有依次驱动各位的存储电路的功能的电路，被制作在与象素部分相同的衬底上。
49.根据权利要求1的显示器件，其中，具有依次将第一图象数据输入到各位的存储电路的功能的电路，被制作在与象素部分相同的衬底上。
50.根据权利要求2的显示器件，其中，具有依次将第一图象数据输入到各位的存储电路的功能的电路，被制作在与象素部分相同的衬底上。
51.根据权利要求3的显示器件，其中，具有依次将第一图象数据输入到各位的存储电路的功能的电路，被制作在与象素部分相同的衬底上。
52.根据权利要求4的显示器件，其中，具有依次将第一图象数据输入到各位的存储电路的功能的电路，被制作在与象素部分相同的衬底上。
53.根据权利要求1的显示器件，其中，具有依次将第二图象数据馈送到各位的运算处理电路的功能的电路，被制作在与象素部分相同的衬底上。
54.根据权利要求2的显示器件，其中，具有依次将第二图象数据馈送到各位的运算处理电路的功能的电路，被制作在与象素部分相同的衬底上。
55.根据权利要求3的显示器件，其中，具有依次将第二图象数据馈送到各位的运算处理电路的功能的电路，被制作在与象素部分相同的衬底上。
56.根据权利要求4的显示器件，其中，具有依次将第二图象数据馈送到各位的运算处理电路的功能的电路，被制作在与象素部分相同的衬底上。
57.根据权利要求1的显示器件，其中，具有在一个水平周期中依次馈送各位的第二图象数据的功能的电路，被制作在与象素部分相同的衬底上。
58.根据权利要求2的显示器件，其中，具有在一个水平周期中依次馈送各位的第二图象数据的功能的电路，被制作在与象素部分相同的衬底上。
59.根据权利要求3的显示器件，其中，具有在一个水平周期中依次馈送各位的第二图象数据的功能的电路，被制作在与象素部分相同的衬底上。
60.根据权利要求4的显示器件，其中，具有在一个水平周期中依次馈送各位的第二图象数据的功能的电路，被制作在与象素部分相同的衬底上。
61.根据权利要求1的显示器件，其中，用连续振荡激光器晶化方法来制作半导体薄膜。
62.根据权利要求2的显示器件，其中，用连续振荡激光器晶化方法来制作半导体薄膜。
63.根据权利要求3的显示器件，其中，用连续振荡激光器晶化方法来制作半导体薄膜。
64.根据权利要求4的显示器件，其中，用连续振荡激光器晶化方法来制作半导体薄膜。
65.根据权利要求1的显示器件，其中，显示器件被应用于选自由显示器、摄象机、头戴式显示器、DVD再现装置、风镜式显示器、个人计算机、移动电话、以及声音再现装置组成的组的电子装置。
66.根据权利要求2的显示器件，其中，显示器件被应用于选自显示器、摄象机、头戴式显示器、DVD再现装置、风镜式显示器、个人计算机、移动电话、以及声音再现装置组成的组的电子装置。
67.根据权利要求3的显示器件，其中，显示器件被应用于选自显示器、摄象机、头戴式显示器、DVD再现装置、风镜式显示器、个人计算机、移动电话、以及声音再现装置组成的组的电子装置。
68.根据权利要求4的显示器件，其中，显示器件被应用于选自显示器、摄象机、头戴式显示器、DVD再现装置、风镜式显示器、个人计算机、移动电话、以及声音再现装置组成的组的电子装置。
69.一种显示系统，它由根据权利要求1的显示器件以及由专门用于图象处理的运算处理器件和存储器件构成的图象处理器件构成。
70.一种显示系统，它由根据权利要求2的显示器件以及由专门用于图象处理的运算处理器件和存储器件构成的图象处理器件构成。
71.一种显示系统，它由根据权利要求3的显示器件以及由专门用于图象处理的运算处理器件和存储器件构成的图象处理器件构成。
72.一种显示系统，它由根据权利要求4的显示器件以及由专门用于图象处理的运算处理器件和存储器件构成的图象处理器件构成。
73.一种电子器件，它采用根据权利要求69的显示系统。
74.一种电子器件，它采用根据权利要求70的显示系统。
75.一种电子器件，它采用根据权利要求71的显示系统。
76.一种电子器件，它采用根据权利要求72的显示系统。
全文摘要
本发明提供了一种显示器件，它使得能够在图象更新时减少GPU的运算处理量和功耗，并提供了一种采用此显示器件的显示系统。此显示器件由象素构成，各个象素包括存储电路、运算处理电路、以及显示处理电路和各具有在任意存储电路中存储图象数据的功能的电路。此显示系统由显示器件和包括GPU的图象处理器件构成。通过在显示系统的GPU中的运算处理，为各个结构部件形成图象数据。形成的图象数据被存储在各个象素的相应存储电路中。被存储的图象数据由各个象素的运算处理电路对其进行合成处理。然后，在显示处理电路中，图象数据被转换成图象信号。
文档编号G06F1/32GK1421842SQ0215295
公开日2003年6月4日 申请日期2002年11月29日 优先权日2001年11月29日
发明者黑川义元, 池田隆之 申请人:株式会社半导体能源研究所