专利名称：定时产生电路、显示装置和便携式终端的制作方法
技术领域：
本发明涉及一种定时产生电路、显示装置和便携式终端，尤其涉及一种在绝缘衬底上形成的、包括在其器件属性上具有广泛变化的晶体管的定时产生电路、一种包括所述定时产生电路作为一个外围驱动电路的显示装置、以及一种包括所述显示装置作为显示屏幕组件的便携式终端。
背景技术：
已知一种具有如图6所示的计数器电路结构的定时产生电路。具体的，这种已知的定时产生电路包括计数器电路，其中n级移位寄存器(S/R)101-1到101-n串联。当每个CK输入到移位寄存器101-1到101-n时，提供主时钟MCK及其负相位时钟XMCK。当开始脉冲ST输入到第一级移位寄存器101-1，则移位寄存器101-1到101-n与主时钟MCK和XMCK同步而执行移位操作，以便输出移位脉冲作为来自其每个输出端的输出脉冲。
如果上述定时产生电路在诸如玻璃衬底的绝缘衬底上被形成为包括其器件属性上具有广泛变化和高阈值Vth的晶体管，例如薄膜晶体管(TFT)，则需要注意的事项是主时钟MCK和XMCK中的高(快)频可能导致计数器操作问题(没有操作界限)。如果计数器以那样的高频进行操作，则定时产生电路中的功耗将增加。而且，因为根据输出脉冲的周期而需要移位寄存器并且TFT与使用硅的情况相比具有更大的处理规则，因此需要大的设计面积。
图7示出了另一种已知定时产生电路的电路结构。这种定时产生电路可以包括一种异步计数器电路结构，所述结构包括三个T型触发器(以下称作TFF)102-1、102-2和102-3，其中从一个TFF输出的较低位是输入到另一个TFF的较高位。然而，这种已知的定时产生电路由于TFF 102-1、102-2和102-3中的延迟变化可能失效。
鉴于上述问题，本发明的目的是提供一种即使当使用在其器件属性上具有广泛变化和大的处理规则的晶体管时功耗低、设计面积小的定时产生电路，一种包括所述定时产生电路作为一个外围驱动电路的显示装置，以及一种包括所述显示装置作为显示屏幕组件的便携式终端。
发明内容
本发明提供一种定时产生电路，包括时钟产生单元，形成于绝缘衬底上，用于根据从外部输入的主时钟来产生操作时钟，所述操作时钟具有一个比所述主时钟频率低的频率；和信号产生单元，用于根据由所述时钟产生单元产生的操作时钟来产生多个具有不同频率的定时信号。所述定时产生电路用于显示装置中。在所述显示装置中，定时产生电路位于与显示部分相同的透明绝缘衬底上，并且产生多个具有用于驱动显示部分的不同频率的定时信号。包括所述定时产生电路的显示装置位于以个人数字助理(PDA)和移动电话为代表的便携式终端上作为其显示屏幕组件。
在上述的定时产生电路中，显示装置包括所述定时产生电路作为一个外围电路，或者便携式终端包括位于其中的所述显示装置作为显示屏幕组件，首先，时钟产生单元将主时钟转换成频率比主时钟频率低的操作时钟，随后所述信号产生单元根据具有更低频率的操作时钟来产生多个定时信号。这就降低了操作速度，从而使操作稳定并且降低了功耗。而且，由于根据定时信号的周期不需要移位寄存器，则结构具有较少的级。因此，即使当使用具有在其器件属性上具有广泛变化和大的处理规则的晶体管的情况下也可以实现较小的设计面积。
图1示出了本发明一个实施例的定时产生电路的典型结构方框图；图2示出了说明实施例的定时产生电路的电路操作的时序图；图3示出了本发明的液晶显示装置的典型结构方框图；图4示出了典型像素结构的电路图；图5示出了本发明的PDA的示意结构的外视图；图6示出了一种已知定时产生电路的电路图；和图7示出了另一种已知定时产生电路的电路图。
具体实施例方式
下面将参考附图来描述本发明的一个实施例。
图1是根据本发明实施例的定时产生电路的方框图。从图1明显看出，该实施例的定时产生电路包括时钟产生部分11、计数器部分12、以及输出脉冲产生部分13。作为前提，定时产生电路被形成为在例如玻璃衬底的绝缘衬底上包括例如TFT的晶体管，所述晶体管在它们器件属性中具有广泛变化以及大的处理规则。
时钟产生部分11可以包括四个分频电路111到114以及开始脉冲产生电路115。四个分频电路111到114串联并且对输入到其第一级的主时钟MCK分频，以便产生一个频率比主时钟MCK频率低的操作时钟。开始脉冲产生电路115基于例如一个水平同步信号Hsync和主时钟MCK，而每1H周期(H是水平周期)产生一个开始脉冲ST。
计数器部分12包括m个并联的移位寄存器(S/R)121-1到121-m。在时钟产生部分11产生的操作时钟被输入到移位寄存器121-1到121-m作为每个ck输入。当在开始脉冲产生电路115产生的开始脉冲ST输入到第一级移位寄存器121-1时，移位寄存器121-1到121-m与操作时钟同步而执行移位操作，以便从其每个输出端连续地输出被移位的脉冲。
输出脉冲产生部分13包括n个置位复位(SR)触发器(下文称作SRFF)131-1到131-n。从计数器部分12中的移位寄存器121-1到121-m输出的移位脉冲以任何组合形式被提供到SRFF 131-1到131-n作为每个置位输入和复位输入。
上述组合的示例如下对于SRFF 131-1，来自移位寄存器121-1的移位脉冲作为置位输入，来自移位寄存器121-m的移位脉冲作为复位输入；对于SRFF 131-2，来自移位寄存器121-2的移位脉冲作为置位输入，来自移位寄存器121-3的移位脉冲作为复位输入。这里忽略SRFF 131-3到131-n-1的示例。对于SRFF 131-n，来自移位寄存器121-1的移位脉冲作为置位输入，来自移位寄存器121-2的移位脉冲作为复位输入。
计数器部分12和输出脉冲产生部分(信号产生部分)13组成信号产生单元，所述信号产生单元根据由时钟产生部分11产生的操作时钟产生多个具有不同频率的定时信号(输出脉冲)。
现在将参考图2中的定时流程图来描述具有上述结构的实施例的定时产生电路的电路操作。
在时钟产生部分11，分频电路111到114通过对主时钟MCK四次分频而产生具有比主时钟MCK频率低(慢)八分之一的频率的操作时钟。开始脉冲产生电路115与水平同步信号Hsync同步而产生开始脉冲，该开始脉冲的脉冲宽度例如每1H周期比主时钟MCK的宽五倍。
一旦将开始脉冲输入到第一级移位寄存器121-1，则计数器部分12执行计数操作，并且与由时钟产生部分11产生的操作时钟同步，连续地输出被移位脉冲S/R1out，S/R2out，...，S/Rmout，它们中的每个脉冲宽度与操作时钟的相同。
在输出脉冲产生部分13中，用来自移位寄存器121-1的移位脉冲S/R1out来置位SRFF 131-1，用来自移位寄存器121-m的移位脉冲S/Rmout来复位SRFF 131-1，从而产生一个输出脉冲SRFF1out，该输出脉冲对于移位脉冲S/R1out的上升时间与移位脉冲S/Rmout的上升时间之间的一段时间处于高电平。用来自移位寄存器121-2的移位脉冲S/R2out来置位SRFF 131-2，用来自移位寄存器121-3的移位脉冲S/R3out来复位SRFF 131-2，从而产生一个输出脉冲SRFF2out，该输出脉冲对于移位脉冲S/R2out的上升时间与移位脉冲S/R3out的上升时间之间的持续时间处于高电平。
省略对SRFF 131-3到131-n-1的解释。用来自移位寄存器121-1的移位脉冲S/R1out来置位SRFF 131-n，用来自移位寄存器121-2的移位脉冲S/R2out来复位SRFF 131-n，从而产生一个输出脉冲SRFFnout，该输出脉冲对于移位脉冲S/R1out的上升时间与移位脉冲S/R2out的上升时间之间的持续时间处于高电平。
如上所述，定时产生电路，形成于绝缘衬底上并且根据主时钟MCK而产生具有不同频率的多个输出脉冲SRFF1out到SRFFnout，首先产生具有频率比主时钟MCK频率低的操作时钟，并且随后根据所产生的低频操作时钟而产生输出脉冲SRFF1out到SRFFnout。这使得计数器部分12中的操作速度降低，从而使计数器部分12操作限度较宽，操作稳定，并且还减少了能量消耗。而且，在该实施例中，由于每1H周期就产生一个开始脉冲ST，因此可以每1H周期就产生具有任何已产生的定时的输出脉冲。
由于移位寄存器不需要依靠输出脉冲的周期，则计数器部分12具有少量的级。因此，即使当在其器件属性上具有较宽的变化以及较大的处理规则的TFT被用来在绝缘衬底上形成电路，也可以实现较小的设计面积。在本实施例中通过对主时钟MCK四次分频来产生操作时钟，从而与没有分频的情况下相比，功率消耗和设计面积分别减少到四分之一。
通过这样一种结构来描述本实施例即其中的操作时钟是通过对主时钟MCK四次分频而产生的，但是本实施例并不限于四次分频。通过增加分频的次数来产生具有更低频率的操作时钟使功率消耗和设计面积大大减小。
在本实施例与水平同步信号Hsync同步，每1H周期产生开始脉冲ST，但是与垂直同步信号Vsync同步，也可以每1V周期(V是垂直周期)产生开始脉冲ST。在这种情况下，可以每1V周期产生具有任何产生的定时的输出脉冲。
根据上述实施例的定时产生电路适用于用作一种定时发生器，用于根据外部输入到例如驱动电路集成显示装置的衬底的主时钟MCK来产生驱动显示部分所需的各种定时信号，所述定时电路集成显示装置的外围驱动电路整体形成于与具有像素矩阵的显示部分相同的透明绝缘衬底上。
图3示出了本发明的例如液晶显示器的显示装置的典型结构的方框图。参考图3，具有像素矩阵的显示部分(像素部分)32形成于透明绝缘衬底上，例如玻璃衬底31。玻璃衬底31以预定间距朝向另一个玻璃衬底。这些衬底在它们之间包含了液晶材料，从而组成一种显示面板(LCD面板)。
图4示出了显示部分32的每个像素的典型结构的电路图。像素矩阵的像素50包括薄膜晶体管(TFT)51，它是一种像素晶体管；液晶单元52，它的像素电极连接到TFT 51的漏电极；以及存储电容器53，它的一个电极连接到TFT 51的漏电极。液晶单元52充当一种在像素电极与相反电极之间产生的液晶电容。
在这种像素结构中，TFT 51的栅电极连接到栅极线(扫描线)54，而TFT 51的源电极连接到数据线(信号线)55。液晶单元52的相反电极连接到VCOM线56，该VCOM线56对每个像素是共有的。通过该VCOM线56，公共电压VCOM(VCOM电势)被提供给液晶单元52的相反电极。这种提供对每个像素是共有的。存储电容器53的另一电极(相反电极端)连接到CS线57，该CS线对每个像素是共有的。
当执行1H(H是水平周期)反向驱动或1F(F是场周期)反向驱动时，相对于VCOM电势，写入到每个像素的显示信号被反向。当结合1H反向或1F反向一起使用VCOM反向驱动时，提供给CS线57的CS电势的极性与VCOM电势同步被反向，其中所述VCOM反向驱动每1H或1F对VCOM电势的极性进行反向。根据本发明的液晶显示装置不限于VCOM反向驱动。
返回参考图3，玻璃衬底上放置了显示部分32，接口(IF)电路33、定时发生器(TG)34、以及参考电压驱动器35可以位于玻璃衬底31上、显示部分32的左边。水平驱动器36可以位于玻璃衬底31上、显示部分32的上面。垂直驱动器37可以位于玻璃衬底31上、显示部分32的右边。CS驱动器38和VCOM驱动器39可以位于玻璃衬底31上、显示部分32的下面。用低温多晶硅或连续晶粒(CG)硅与显示部分32的像素晶体管一起来制成这些外围驱动电路。
在如上所述的液晶显示装置中，都具有低压幅度(例如3.3V幅度)的主时钟MCK、水平同步脉冲Hsync、垂直同步脉冲Vsync、以及并行输入红(R)、绿(G)、和蓝(B)的显示数据Data从衬底的外部通过软电缆(衬底)40输入到玻璃衬底31，并且它们的电平在接口电路33中被移位(转换)到高压幅度(例如6.5V)。
电平移位的主时钟MCK、水平同步脉冲Hsync和垂直同步脉冲Vsync被提供到定时发生器34。定时发生器34根据主时钟MCK、水平同步脉冲Hsync和垂直同步脉冲Vsync而产生驱动参考电压驱动器35、水平驱动器36、垂直驱动器37、CS驱动器38、以及VCOM驱动器39所需的各种定时脉冲。电平移位的显示数据Data减少到低压幅度0V到3.3V，并且被提供到水平驱动器36。
水平驱动器36可以包括水平移位寄存器361、数据采样锁存器362、以及数字到模拟(DA)转换电路(DAC)363。水平移位寄存器361响应从定时发生器34提供的水平开始脉冲HST而执行移位操作，并且产生采样脉冲，与从定时产生器34提供的水平时钟脉冲HCK同步，每个采样脉冲在一个水平周期内被连续发送。
与每水平周期在水平移位寄存器361产生的采样脉冲同步，数据采样锁存器362对从接口电路33提供的显示数据Data进行连续采样，并且对所采样的显示数据Data锁存。这种对于一条线锁存的数字数据在一个水平消隐周期还被发送到一个线存储器(未示出)。然后，这种对于一条线的数字数据在DA转换电路363中被转换成模拟显示信号。
DA转换电路363可以具有这样的结构即它从多个对应于从参考电压驱动器35提供的级数的参考电压来选择对应于数字数据的参考电压，并且输出所选择的参考电压作为模拟显示信号。对于一条线的、从DA转换电路363中输出模拟显示信号Sig，被输出到n条数据线55-1到55-n，对应于显示部分32的水平像素的数量n。
垂直驱动器37包括垂直移位寄存器和栅极缓冲器。在这种垂直驱动器37中，垂直移位寄存器响应从定时发生器34提供的垂直开始脉冲VST而执行移位操作，并且产生多个扫描脉冲，与从定时发生器34提供的垂直时钟脉冲VDK同步，每个扫描脉冲在一个垂直周期内被连续发送。这些产生的扫描脉冲通过栅极缓冲器被连续地输出到m个栅极线54-1到54-m，对应于显示部分32的垂直像素的数量m。
当通过这种垂直驱动器37的垂直扫描将扫描脉冲连续地输出到栅极线54-1到54-m时，逐行顺次地选择显示部分32的像素。从DA转换电路363输出的对于一条线的模拟显示信号Sig通过数据线55-1到55-n被连续地写入对于一条线的选择像素。对于每条线重复这样的写入操作，从而导致一个屏幕的显示。
CS驱动器38产生上述的CS电势，并且通过如图4所示的CS线57将该电势提供给存储电容器53的另一电极。这种提供对于每个像素是共有的。假设显示信号的幅度为0V到3.3V，则当采用VCOM反向驱动时，CS电势重复在低电平0V与高电平3.3V之间的交流反向。
VCOM驱动器39产生如上所述的VCOM电势。来自VCOM驱动器39的VCOM电势通过软电缆40被输出到玻璃衬底31的外部，并且随后被发送到VCOM调节电路41。该VCOM电势通过软电缆40被送回玻璃衬底31，并且随后通过如图4所示的VCOM线56而被提供给液晶单元52的相反电极。这种提供对于每个像素都是共有的。
VCOM电势是一种具有与CS电势的幅度基本上相同幅度的交流电压。实际上，然而，由于TFT 51中出现的电压降产生寄生电容等，同时信号通过TFT 51从数据线54写入液晶单元52的像素电极，则VCOM电势必须是一个被对应于图4所示的电压降DC-变换了的交流电压。在VCOM调节电路41中执行VCOM电势的这种DC变换。
VCOM调节电路41包括电容器C、连接在电容器C的一个输出端与外部电源VCC之间的可变电阻VR、以及连接在电容器C的输出端与地之间的电阻R。VCOM调节电路41对提供到液晶单元52的相反电极的VCOM电势的DV电平进行调节；换句话说，VCOM调节电路41将DC偏置提供给VCOM电势。
在如上所述的液晶显示装置中，除了水平驱动器36和垂直驱动器37，例如接口电路33、定时发生器34、参考电压驱动器35、CS驱动器38、以及VCOM驱动器39的外围电路整体放置于与显示部分32相同的面板(玻璃衬底31)上，从而实现了集成所有驱动电路的显示面板。这样的显示面板在外部不需要其它衬底、集成电路、或其它晶体管电路，从而小型化了整个系统，并且降低了成本。
在这种驱动电路集成的液晶显示装置中，如上所述实施例的定时产生电路被用作用于产生各种用于驱动显示部分32的定时信号的定时产生器34。定时产生器34包括定时产生电路，用于产生各种定时脉冲，例如用于驱动水平驱动器36的水平开始脉冲HST和水平时钟脉冲HCK、用于驱动垂直驱动器37的垂直开始脉冲VST和垂直时钟脉冲VCK、或者CS驱动器38或VCOM驱动器39所需的脉冲。
如上所述实施例的定时产生电路被用作定时发生器34，从而即使当在其器件属性上具有较宽变化和较大处理规则的晶体管被用来在玻璃衬底上形成每个电路时，定时产生电路也具有一个较宽的操作限度。因此，其TFT用来形成外围驱动电路的液晶显示装置具有较宽的操作限度，所述外围驱动电路与显示部分32整体形成在透明绝缘衬底上。另外，定时产生电路能够降低功率消耗和减小当使用具有较大处理规则的TFT时的设计面积，从而有利于降低液晶显示装置的功率消耗和大小。
这种应用可以被描述为应用到使用液晶单元作为显示元件的液晶显示装置，但是本发明并不限于这种应用。本发明可应用于具有与显示部分位于相同衬底的电平移动电路的显示装置，例如使用EL元件作为显示元件的电致发光(EL)显示装置。
以上述应用的液晶显示装置为典型的显示装置适用于一种诸如移动电话或个人数字助理(PDA)的紧凑和轻便便携式终端的显示屏幕组件。
图5示出了本发明的便携式终端的示意结构的外视图，例如PDA。
本发明的PDA可以具有一种折叠结构，其中可开盖组件62附加到主体61。主体61的上表面具有操作部分63，该操作部分由各种键的键盘等组成。盖部件62包括一个显示屏幕组件。显示屏幕组件64是一种液晶显示装置，具有上述实施例的定时产生电路，该定时产生电路与显示部分、定时产生器位于相同衬底。
本实施例的定时产生电路的使用与液晶显示装置的定时产生器一样允许液晶显示装置具有这样一种结构其中驱动电路被集成，操作界限较宽、功率消耗低、以及设计紧凑。这样液晶显示装置被用作显示屏幕组件64，使PDA的结构简化、小型化、并且成本降低。另外，这样也使显示屏幕组件64的功率消耗较低，从而增加由电池供电操作的连续使用的持续时间。
通过示例描述了PDA的应用，但是本发明不限于这种应用。本发明的液晶显示装置尤其适用于诸如移动电话的一般紧凑并且轻便的便携式终端。
如上所述，根据本发明，在形成于绝缘衬底上并且根据输入的主时钟而产生多个具有不同频率的定时信号的定时产生电路中，产生具有比主时钟频率更低的频率的操作时钟，并且随后根据所产生的具有更低频率的操作时钟来产生多个定时信号。这就实现了更低的操作速度，从而使操作稳定并且降低了功率消耗。而且，用较少步骤形成计数器部分，从而即使当电路在绝缘衬底上被形成为包括在其器件属性上具有较宽变化并且具有较大处理规则的晶体管时也可以实现小的设计面积。
权利要求
1.一种定时产生电路，包括时钟产生单元，形成于绝缘衬底上，用于根据输入主时钟来产生操作时钟，所述操作时钟具有一个比所述主时钟频率低的频率；和信号产生单元，用于根据由所述时钟产生单元产生的操作时钟来产生多个具有不同频率的定时信号。
2.如权利要求1所述的定时产生电路，其中所述信号产生单元包括计数器部分，其中多个移位寄存器串联，所述计数器部分与由时钟产生单元产生的操作时钟同步而执行计数操作；和信号产生部分，用于根据从多个移位寄存器输出的被移位的脉冲的组合来产生多个定时信号。
3.如权利要求2所述的定时产生电路，其中所述计数器部分响应在预定周期内产生的开始脉冲而执行计数操作。
4.一种显示装置，包括显示部分，具有在透明绝缘衬底上排列的像素矩阵；和定时产生电路，与所述显示部分一起放置于所述透明绝缘衬底上，所述定时产生电路与外部输入到衬底的主时钟同步而产生多个用于驱动所述显示部分所需的具有不同频率的定时信号，其中所述定时产生电路包括时钟产生单元，用于根据主时钟来产生操作时钟，所述操作时钟具有一个比所述主时钟频率低的频率；和信号产生单元，用于根据由所述时钟产生单元产生的操作时钟来产生多个定时信号。
5.根据权利要求4所述的显示装置，其中所述信号产生单元包括计数器部分，其中多个移位寄存器串联，所述计数器部分与由时钟产生单元产生的操作时钟同步而执行计数操作；和信号产生部分，用于根据从多个移位寄存器输出的被移位的脉冲的组合来产生多个定时信号。
6.根据权利要求5所述的显示装置，其中所述计数器部分响应在预定周期中产生的开始脉冲而执行计数操作。
7.根据权利要求4所述的显示装置，其中所述定时产生电路使用低温多晶硅或连续晶粒硅形成于透明绝缘衬底上。
8.一种包括显示装置作为显示屏幕组件的便携式终端，所述显示装置包括显示部分，具有在透明绝缘衬底上排列的像素矩阵；和定时产生电路，与所述显示部分一起放置于所述透明绝缘衬底上，所述定时产生电路与外部输入到衬底的主时钟同步而产生多个用于驱动显示部分所需的具有不同频率的定时信号，其中所述定时产生电路包括时钟产生单元，用于根据输入主时钟来产生操作时钟，所述操作时钟具有一个比所述主时钟频率低的频率；和信号产生单元，用于根据由所述时钟产生单元产生的操作时钟来产生多个定时信号。
全文摘要
一种能够实现功耗低和小设计面积的定时产生电路；一种使用所述定时产生电路作为一个外围驱动电路的显示装置；以及一种具有所述显示装置作为显示输出部分的移动终端。所述定时产生电路形成于绝缘衬底上，并且根据主时钟MCK而产生具有不同频率的输出脉冲(SRFF1out到SRFFnout)。首先，时钟产生单元(11)产生一个具有频率比主时钟MCK频率低的操作时钟。然后，根据这个操作时钟，计数器部分(12)进行操作，并且从移位寄存器(121－1到121－m)连续地输出移位脉冲(S/R1out到S/Rmout)。输出脉冲产生部分(13)根据移位脉冲(S/R1out到S/Rmout)的组合来产生输出脉冲(SF1out到SFnout)。
文档编号G06F1/16GK1556975SQ0380107
公开日2004年12月22日 申请日期2003年5月26日 优先权日2002年5月30日
发明者木田芳利, 仲岛义晴, 晴, 一, 前川敏一 申请人:索尼株式会社