专利名称：在vlsi soc asic 芯片验证中状态机动态转换判定的方法
技术领域：
本发明涉及一种芯片验证过程中状态机动态转换判定的方法，具体的说是一种在VLSI SOC ASIC芯片验证中，为有效验证芯片内动态表格是否正确更新和维护而提出的状态机动态转换判定方法。(VLSISOC ASIC超大规模专用集成电路芯片。)背景技术目前，网络通信设备——L2/L3路由器、交换机面向的都是完全开放的OSI模型。在真实网络环境里，发往芯片模型的数据包不仅是随即无穷的，而且是实时和动态的。因此L2/L3路由器和交换机都具有多重不受输入限制的端口。这些不受限制的输入模式将动态地和同时地改变L2/L3路由器、交换机地址表格(旧地址的衰老和新地址的学习，地址表格是一个动态的表格)。而上述这些改变将直接影响了数据包在路由器、交换机中的有效判定。为了充分验证L2/L3路由器、交换机SOC ASIC在路由交换功能判定时的正确性，提出一种针对动态表格动态更新时的状态机动态转换的判定方法是不可避免的。然而目前还没有出现解决该问题的有效方法，所带来的直接后果就是L2/L3路由器、交换机SOC ASIC在真实网络环境下在多作业同时操作下将很有可能无法进行正确的逻辑判断，从而使得整个L2/L3路由器、交换机产品失效。
发明内容
本发明旨在为充分验证L2/L3路由器、交换机SOC ASIC芯片在地址表格被动态更新时仍然能够作出有效判定，而提出的一种状态机动态转换判定方法。
为解决所述技术问题，本发明采用的方法步骤为
a、针对芯片内所有动态地址表格建立相应的基于动态状态机转换判定的模拟检查器，该模拟器将完成和芯片内所有动态地址表格相同的对数据包的逻辑判断功能。
b、利用建立的模拟检查器进行动态地列队，储存正在进行的所有作业，并在一个正在运行的模式下验证芯片逻辑设计。
上述a项所述模拟检查器的工作流程是a)针对所有同时运行的作业建立相应的队列；b)针对所有队列建立敏感列表进行跟踪；c)针对相互干扰的队列利用敏感列表记录并将这些队列组成一个CIA群体；d)激发计算器计算CIA群体里所有队列的各种组合结果，并与RTL结果相比较；e)返回比较结果更新敏感列表。
上述b项具体过程是当不能预测的大量随机作业进入芯片后，模拟器同时启动，对各种作业进行动态处理，最后用模拟器处理的结果和芯片实际处理结果相比较，如果结果相同，说明被验证的芯片逻辑判断正确；如果不同，说明被验证的芯片逻辑判断有误，需要补充修改芯片设计。
本发明的有益效果表现在本发明针对router和switch，在实时、动态、复杂、多变的网络环境里，当动态表格在进行动态更新时仍然能够作出有效、线速、准确的判定。其中包括网络数据包能得以正确转发、正确丢弃、准确地送忘往CPU；动态地址表能得以正确学习、正确老化等等。
图1为本发明模拟检查器的工作流程框图
具体实施例方式本发明针对芯片内所有动态地址表格建立相应的基于动态状态机转换判定的模拟检查器，该模拟器将完成和芯片内所有动态地址表格相同的对数据包的逻辑判断功能；所述模拟检查器的具体工作步骤是a)所有同时运行的作业，根据动态的状态被列为一个队列。每个正在列队运行的作业，根据自身的值，分配时间戳和计数器并将作业加到队列的入口。
b)建立一份敏感的列表是用来跟踪队列入口的时间戳。如果两个或更多的队列入口同时出现干扰排列，这些入口会被组成一个CIA群体，CIA的值在一开始就是可配置的，它也可在全局范围配置。以这种方式构成的一条反馈环，就是任何已知的敏感作业被放入到敏感表，作为以后更深层验证检查。
c)一旦一组CIA已满，它引发一个结果比较器去计算可能结果，而这些结果是根据所有组合列队的顺序归为一队的CIA群的结果。计算的结果相互独立且它们之一必须与RTL结果一样。
d)检查的结果被反馈到敏感列表(在b中已讨论)更新敏感列表。假如在一定长度的时间内，c程序未访问某个敏感实体，则将其删出敏感列表。这个长度是可编辑的。整个过程是高速的(a-＞b-＞c-＞d)运行的，计算仅花了CPU的时间而不花费模拟时间。”模拟检查器建立后，利用建立的模拟检查器进行动态地列队，储存正在进行的所有作业，并在一个正在运行的模式下验证芯片逻辑设计。
具体过程是当不能预测的大量随机作业进入芯片后，模拟器同时启动，对各种作业进行动态处理，最后用模拟器处理的结果和芯片实际处理结果相比较，如果结果相同，说明被验证的芯片逻辑判断正确；如果不同，说明被验证的芯片逻辑判断有误，需要补充修改芯片设计。
权利要求
1.在VLSI SOC ASIC芯片验证中状态机动态转换判定的方法，其特征在于采用的步骤为a、针对芯片内所有动态地址表格建立相应的基于动态状态机转换判定的模拟检查器，该模拟器将完成和芯片内所有动态地址表格相同的对数据包的逻辑判断功能。b、利用建立的模拟检查器进行动态地列队，储存正在进行的所有作业，并在一个正在运行的模式下验证芯片逻辑设计。
2.根据权利要求1所述的在VLS I SOC ASIC芯片验证中状态机动态转换判定的方法，其特征在于上述a项所述模拟检查器的工作流程是a)针对所有同时运行的作业建立相应的队列；b)针对所有队列建立敏感列表进行跟踪；c)针对相互干扰的队列利用敏感列表记录并将这些队列组成一个CIA群体；d)激发计算器计算CIA群体里所有队列的各种组合结果，并与RTL结果相比较；e)返回比较结果更新敏感列表。
3.根据权利要求1所述的在VLSI SOC ASIC芯片验证中状态机动态转换判定的方法，其特征在于上述b项具体过程是当不能预测的大量随机作业进入芯片后，模拟器同时启动，对各种作业进行动态处理，最后用模拟器处理的结果和芯片实际处理结果相比较，如果结果相同，说明被验证的芯片逻辑判断正确；如果不同，说明被验证的芯片逻辑判断有误，需要补充修改芯片设计。
全文摘要
本发明旨在为充分验证L2/L3路由器、交换机SOC ASIC芯片在地址表格被动态更新时仍然能够作出有效判定，而提出的一种在VLSISOC ASIC芯片验证状态机动态转换判定方法。本发明采用的步骤为针对芯片内所有动态地址表格建立相应的基于动态状态机转换判定的模拟检查器；利用建立的模拟检查器进行动态地列队，储存正在进行的所有作业，并在一个正在运行的模式下验证芯片逻辑设计。本发明针对router和switch，在实时、动态、复杂、多变的网络环境里，当动态表格在进行动态更新时仍然能够作出有效、线速、准确的判定。
文档编号G06F11/36GK1625122SQ200310111069
公开日2005年6月8日 申请日期2003年12月2日 优先权日2003年12月2日
发明者陈卓, 赵承志, 李为民 申请人:四川南山之桥微电子有限公司