专利名称：电路设计辅助方法及系统以及计算机可读存储介质的制作方法
技术领域：
本发明涉及一种设计支持(design support)技术，特别是涉及一种电路设计辅助系统及方法。
背景技术：
现在，在进行电路设计时通常会借重设计工具来辅助设计。最常用的设计工具包括集成电路暨仿真程序(simulated-program-with-integrated-circuit-emphasis；SPICE)以及高阶组件仿真器(fast device level simulators)，诸如Star-Sim、ATS、MACHTA以及TIMEMILL。通常，设计工具使用导线连导线(line-by-line)方式，描述个别的组件以及其连接方式。举例来说，组件包括电阻、电容、电感、双极性结型晶体管(bipolar junction transistor)或金属氧化物半导体场效应晶体管(metal oxide semiconductor field effect transistor；MOSFET)。于一设计工具中，每一条导线通常还含有组件描述，或被称为一组件规格实体(device specification instance)。
设计工具所产生的网表(netlist)通常包含三个部分电路描述(circuit description)、模型(model selection)以及分析(analysis)。于一集成电路，电路描述部分包含每一组件和局部电路(sub-circuits)的描述，以及组件间和局部电路间的连接描述。模型部分则包含组件和局部电路的行为描述。通常，模型部分包括一设计库，设计库的内容包含模型参数(model parameter)、模型参数值(parameter value)以及模型公式(model equation)。
不匹配现象(mismatch phenomenon)可定义为在相同偏压状态(biasconditions)下，相似或相同设计电路(similarly/identically designedcirsuits)的组件效能差异，此现象在集成电路的设计中更为明显，极可能相同的组件使用不同的布局状态而造成相同组件具有差异性。一般而言，不管是在组件或电路间，因不匹配所造成的效能差异并非一常数，而呈现一统计分布情况。影响不匹配的因素包括组件位置、组件间距、布局型态(layout style)、制造过程以及工作温度。
对于大部分的模拟电路设计来说，运算放大器(operationalamplifiers)通常为重要的组件，用以作为放大器(amplifiers)或滤波器(filters)。运算放大器可以有两种组态，反向(inverting)与非反向(non-inverting)。而差动放大器(differential amplifier)通常设置于运算放大器中的输入级(input stage)。值得注意的是，一个差动放大器只能在共模输入(common-mode input)的一个有限范围内动作。所以，为了使运算放大器易于辨识讯号，则必须使输入极的动作拉大到轨对轨共模输入范围(rail to rail common-mode input range)。例如，在输入级使用一个互补式差动放大器(complementary differential amplifier)，而此互补式差动放大器会同时使用一个n型与一个p型的差动对(differentialpair)。然而，差动对对于组件不匹配现象极为敏感，因此，设计人员必须针对差动对做特定的处理，用以避免差动对在不匹配现象下造成整个电路失效。传统上，当一个网表涵盖多个区域以及成千个晶体管时，设计人员并不容易从netlist或其电路图中辨识出差动对。因此，需要一种电路设计系统及方法，用以从网表中自动辨认出差动对。
发明内容
本发明的目的是提供一种电路设计辅助系统及方法，用以从网表中自动辨认出差动对。
本发明披露的一种电路设计辅助方法，由一处理单元加载并执行。首先，接收一个网表文件，取得上述网表文件中的第一四端组件，取得网表文件中具有第一四端组件的相同规格的第二四端组件。依据网表文件中的描述执行第一判断，判断第一四端组件的控制端点与第二四端组件的控制端点是否不连接。依据网表文件中的描述执行第二判断，判断第一四端组件的导通端点与第二四端组件的导通端点是否连接。最后，若通过第一判断与第二判断，则将第一四端组件与第二四端组件为差动对的关联，输出到输出装置。其中于上述第二判断步骤中，还可判断连接于第一四端组件的导通端点的组件与连接于第二四端组件的导通端点的组件是否对称性地连接在一起。于取得第一四端组件与第二四端组件步骤中，可使用语法剖析器或依据四端组件的语法格式，来取得第一四端组件与第二四端组件。
本发明还披露了一种计算机可读取存储介质，用以存储一计算机程序，该计算机程序用以加载至一计算机系统中并且使得该计算机系统执行如上所述的电路设计辅助方法。
本发明还披露了一种电路设计辅助系统，其包括一个存储装置、一个输出装置以及一个处理单元。存储装置存储一网表文件。处理单元首先接收网表文件，取得上述网表文件中的第一四端组件，取得网表文件中具第一四端组件的相同规格的第二四端组件。依据网表文件中的描述执行一个第一判断，判断第一四端组件的控制端点与第二四端组件的控制端点是否不连接。依据网表文件中的描述执行第二判断，判断第一四端组件的导通端点与第二四端组件的导通端点是否连接。最后，若通过第一判断与第二判断，则将第一四端组件与第二四端组件为差动对的关联，输出到输出装置。处理单元还可判断连接于第一四端组件的导通端点的组件与连接于第二四端组件的导通端点的组件是否对称性地连接在一起。处理单元可使用语法剖析器或依据四端组件的语法格式，来取得第一四端组件与第二四端组件。此外，输出装置连接到一显示屏幕或一部打印机。
于较佳的情况下，四端组件为金属氧化物半导体场效应晶体管或双极性结型晶体管，控制端点为栅极或基极，而导通端点为漏极、源极、发射极或集电极。
图1示出了应用于本发明实施例的电路设计辅助系统的硬件结构图；图2A、2B示出了依据本发明第一实施例的电路设计辅助方法的方法流程图；图3示出了依据本发明第一实施例的网表文件画面；图4示出了相应于图3的网表文件的电路设计图；图5A、5B示出了依据本发明第二实施例的电路设计辅助方法的方法流程图；图6示出了依据本发明第二实施例的网表文件画面；图7示出了相应于图6的网表文件的电路设计图；
图8示出了依据本发明第一与第二实施例的电路设计辅助方法的存储介质示意图。
附图符号说明11～处理单元；12～存储器；13～存储装置；14～输出装置；15～输入装置；16～总线；S211、S221、…、S261、S271～流程步骤；311、313、…、341、343～网表描述；S611、S621、…、S661、S671～流程步骤；711、713、…、741、743～网表描述；90～存储介质；920～电路设计辅助计算机程序；921～接收网表文件逻辑；922～取得第一与第二组件逻辑；923～判断第一与第二组件的控制端点是否不连接逻辑；924～判断第一与第二组件的电流导通端点是否对称连接逻辑；925～存储第一与第二组件具有差动对关联逻辑；926～输出差动对结果逻辑。
具体实施例方式
图1示出了应用于本发明实施例的电路设计辅助系统的硬件结构图。依据本发明实施例的电路设计辅助系统10包括一处理单元11、一存储器12、一存储装置13、一输出装置14、一输入装置15，并使用总线16将其连结再一起。除此之外，本领域的技术人员也可将本发明实施于其它计算机系统组态(configuration)上，例如，手持式设备(hand-held devices)、多处理器系统、以微处理器为基础或可程序化的消费性电子产品(microprocessor-based or programmable consumer electronics)、网络计算机、小型计算机、大型主机以及类似的设备。处理单元11可包含一单一中央处理单元(central-processing unit；CPU)或者是关连于并行运算环境(parallel processing environment)的多个并行处理单元。存储器12包含只读存储器(read only memory；ROM)、闪存(flash ROM)以及/或动态存取存储器(random access memory；RAM)，用以存储可供处理单元11执行的程序模块。一般而言，程序模块包含常序(routines)、程序(program)、对象(object)、组件(component)等，用以执行电路设计辅助功能。本发明亦可以实施于分布式运算环境，其运算工作被一连结于通讯网路的远程处理设备所执行。在分布式环境中，电路设计辅助功能的执行也可由本地以及多部远程计算机系统共同完成。存储装置13包含硬盘装置、软盘装置、光盘装置或随身盘装置。存储装置13用以存储一个网表文件(netlistfile)。
差动放大器通常使用成对的四端组件(4-terminal device)来完成。四端组件可为n型或p型金属氧化物半导体场效应晶体管(metal oxidesemiconductor field effect transistor；MOSFET)、npn型或pnp型双极性结型晶体管(bipolar junction transistor)、或其它可用以做差动放大的组件。四端组件通常包含一个控制端点(control terminal)，例如金属氧化物半导体场效应晶体管的栅极(gate)或双极性结型晶体管的基极(base)，用以控制组件的电流导通与否；并且包含两个导通端点(conduction terminals)，例如金属氧化物半导体场效应晶体管的漏极(drain)、源极(source)、或双极性结型晶体管的发射极(emitter)、集电极，用以传导电流。
第一实施例第一实施例披露一个检测金属氧化物半导体场效应晶体管差动对方法，本方法由处理单元11所执行。图2A、2B示出了依据本发明第一实施例的电路设计辅助方法的方法流程图。此方法开始于步骤S211，接收一个网表文件。如步骤S221，从网表文件取得一个未处理过的金属氧化物半导体场效应晶体管做为第一组件。于一个范例中，可使用一网表剖析器(netlist parser)来取得含有一个金属氧化物半导体场效应晶体管的识码、连接设定(如源极、漏极与栅极的连接设定)及组件规格(如宽度、长度、氧化厚度等)。于另一个范例中，可使用字符串比对方法先检索到具有代表金属氧化物半导体场效应晶体管的关键词(如”nfets”、”pfets”等)的描述(script)，之后依据描述金属氧化物半导体场效应晶体管的语法格式(syntax format)，从此描述中剖析出此组件的识别码、连接设定及组件规格。于步骤S222，判断是否存在具第一组件的规格的金属氧化物半导体场效应晶体管，是则进行步骤S223的处理，否则进行步骤S221的处理。于一个范例中，可使用一个网表剖析器来取得所有金属氧化物半导体场效应晶体管(不包含第一组件)的识别码、连接设定及组件规格，接着比对所有新取得的组件规格，若存在一个组件规格与第一组件的组件规格相同，则代表存在一个具第一组件的组件规格的金属氧化物半导体场效应晶体管。于另一个范例中，可使用字符串比对方法先检索到具有代表金属氧化物半导体场效应晶体管的关键词的所有描述(不包含第一组件的描述)，依据描述金属氧化物半导体场效应晶体管的语法格式，从这些描述中剖析出所有组件的识别码、连接设定及组件规格，接着比对所有新取得的组件规格，若有一个组件规格与第一组件的规格相同，则代表存在一个具有第一组件的组件规格的金属氧化物半导体场效应晶体管。于步骤S223，取得具有第一组件的相同规格的金属氧化物半导体场效应晶体管的识别码做为第二组件识别码，并取得第二组件的连接设定及组件规格。
于步骤S231，判断第一组件与第二组件的源极(sources)是否连接(tide-up)，是则进行步骤S232的处理，否则进行步骤S261的处理。详而言之，此步骤可判断第一组件与第二组件的源极参数是否设定至相同接点，或者判断第一组件与第二组件的源极所连接的组件(如电阻)是否连接至一个相同接点。于步骤S232，判断第一组件与第二组件的栅极(gates)是否不连接，是则进行步骤S241的处理，否则进行步骤S261的处理。详而言之，此步骤可判断第一组件与第二组件的源极参数是否没有设定至相同接点。
于步骤S241，从网表文件取得连接于第一组件漏极的所有直接与间接连接组件的组件识别码、连接设定及组件规格。于一个范例中，可使用一个网表剖析器来取得含有第一组件的漏极连接设定的组件识别码、连接设定及组件规格。于另一个范例中，可使用字符串比对方法先检索到具有第一组件的漏极连接设定的所有描述，之后依据描述组件(如电阻、电容、电感等)的语法格式，从这些描述中剖析出各组件的识别码、连接设定及组件规格。于步骤S242，从网表文件取得连接于第二组件漏极的所有直接与间接连接组件的组件识别码、连接设定及组件规格。于一个范例中，可使用一个网表剖析器来取得含有第二组件的漏极连接设定的组件识别码、连接设定及组件规格。于另一个范例中，可使用字符串比对方法先检索到具有第二组件的漏极连接设定的所有描述，之后依据描述组件(如电阻、电容、电感等)的语法格式，从这些描述中剖析出各组件的识别码、连接设定及组件规格。于步骤S243，比对关联于第一组件与第二组件漏极的所有直接与间接连接组件的组件连接设定与组件规格，判断这些连接组件是否对称(symmetric)连接于第一组件与第二组件的漏极，是则进行步骤S251的处理，否则进行步骤S261的处理。
如步骤S251，存储第一组件与第二组件为差动对的关联，于此须注意的是，可存储于存储器12或存储装置13中。如步骤S261，判断是否检测完所有的金属氧化物半导体场效应晶体管，是则进行步骤S271的处理，否则进行步骤S221的处理。如步骤S271，将所有检测到的差动对，通过输出装置15显示于屏幕画面或打印成报表。
以下举一个实例来说明第一实施例所披露的检测金属氧化物半导体场效应晶体管差动对方法。如步骤S211，取得一个网表文件。图3示出了依据本发明第一实施例的网表文件画面，此范例画面显示一个网表文件，其中包含描述(scripts)311至343。图4示出了相应于图3的网表文件的电路设计图(schematic diagram)。于步骤S221，从网表文件接收一个金属氧化物半导体场效应晶体管做为第一组件，其中，参考描述311，第一组件识别码为“M1”，漏极、栅极与源极的连接设定分别为“net8”、”Input2”与“net3”，组件规格为“wf＝10u lf＝180n nf＝1 m＝1”。于步骤S222与S223，取得具第一组件的相同规格的金属氧化物半导体场效应晶体管做为第二组件，其中，参考描述313，第二组件识别码为“M0”，漏极、栅极与源极的连接设定分别为“net11”、“Input1”与“net5”，组件规格为“wf＝10u 1f＝180nnf＝1 m＝1”。于步骤S231，参考描述311、313、341与343，检测到第一组件的源极连接到电阻“R1”，第二组件的源极连接到电阻“R0”，且电阻“R1”与“R0”接连接到共同节点“Common”，判断第一组件与第二组件的源极连接在一起。于步骤S232，参考描述311与313，检测到第一组件的栅极连接到节点“Input2”，第二组件的栅极连接到节点“Input1”，判断第一组件与第二组件的栅极并没有连接在一起。于步骤S241，参考描述311、321、325与331，取得所有连接于第一组件漏极的组件识别码、连接设定及组件规格。取得的组件包括直接连接于第一组件漏极的电容“C1”与电阻“R4”，以及经由电容“C1”间接连接于第一组件漏极的电阻“R6”。电容“C1”的组件规格为“c＝1p”，电阻“R4”的组件规格为“r＝2k”，而电阻“R6”的组件规格为“r＝3k”。于步骤S242，参考描述313、323、327与333，取得所有连接于第二组件漏极的组件识别码、连接设定及组件规格。取得的组件包括直接连接于第二组件漏极的电容“C0”与电阻“R2”，以及经由电容“C0”间接连接于第二组件漏极的电阻“R5”。电容“C0”的组件规格为“c＝1p”，电阻“R2”的组件规格为“r＝2k”，而电阻“R5”的组件规格为“r＝3k”。于步骤S243，检测到电容“C1”、电阻“R4”、电阻“R6”、电容“C0”、电阻“R2”、电阻“R5”对称连接于第一组件与第二组件的漏极。于步骤S251，存储金属氧化物半导体场效应晶体管“M1”与“M0”为差动对的关联。于步骤S261与S271，输出金属氧化物半导体场效应晶体管“M1”与“M0”为差动对的关联结果。
第二实施例第二实施例披露一种检测双极性结型晶体管差动对方法，本方法由处理单元11所执行。图5A、5B示出了依据本发明第二实施例的电路设计辅助方法的方法流程图。此方法开始于步骤S611，接收一个网表文件。如步骤S621，从网表文件取得一个未处理过的双极性结型晶体管做为第一组件。于一个范例中，可使用网表剖析器(netlist parser)来取得含有一个双极性结型晶体管的识别码、连接设定(如发射极、集电极与基极的连接设定)及组件规格(如射频宽度、射频长度等)。于另一个范例中，可使用字符串比对方法先检索到含有代表双极性结型晶体管的关键词(如“npn”、”pnp”等)的描述(script)，之后依据描述双极性结型晶体管的语法格式(syntaxformat)，从此描述中剖析出此组件的识别码、连接设定及组件规格。于步骤S622，判断是否存在具有第一组件的规格的双极性结型晶体管，是则进行步骤S623的处理，否则进行步骤S621的处理。于一个范例中，可使用一个网表剖析器来取得所有双极性结型晶体管(不包含第一组件)的识别码、连接设定及组件规格，接着比对所有新取得的组件规格，若存在一个组件规格与第一组件的组件规格相同，则代表存在一个具有第一组件的组件规格的双极性结型晶体管。于另一个范例中，可使用字符串比对方法先检索到具有代表双极性结型晶体管的关键词(如“npn”、“pnp”等)的所有描述(不包含第一组件的描述)，依据描述双极性结型晶体管的语法格式，从这些描述中剖析出所有组件的识别码、连接设定及组件规格，接着比对所有新取得的组件规格，若有一个组件规格与第一组件的规格相同，则代表存在一个具第一组件的组件规格的双极性结型晶体管。于步骤S623，取得具第一组件的相同规格的一个双极性结型晶体管的识别码做为一个第二组件识别码，并取得第二组件的连接设定及组件规格。
于步骤S631，判断第一组件与第二组件的发射极(emitters)是否连接(tide-up)，是则进行步骤S632的处理，否则进行步骤S661的处理。详而言之，此步骤可判断第一组件与第二组件的发射极参数是否设定至相同接点，或者判断第一组件与第二组件的发射极所连接的组件(如电阻)是否连接至一个相同接点。于步骤S632，判断第一组件与第二组件的基极(bases)是否不连接，是则进行步骤S641的处理，否则进行步骤S661的处理。详而言之，此步骤可判断第一组件与第二组件的基极参数是否没有设定至相同接点。
于步骤S641，从网表文件取得连接于第一组件集电极的所有直接与间接连接组件的组件识别码、连接设定及组件规格。于一个范例中，可使用一网表剖析器来取得含有第一组件的集电极连接设定的组件，从而取得组件识别码、连接设定及组件规格。于另一个范例中，可使用字符串比对方法先检索到具有第一组件的集电极连接设定的所有描述，之后依据描述组件(如电阻、电容、电感等)的语法格式，从这些描述中剖析出各组件的识别码、连接设定及组件规格。于步骤S642，从网表文件取得连接于第二组件集电极的所有直接与间接连接组件的组件识别码、连接设定及组件规格。于一个范例中，可使用一网表剖析器来取得含有第二组件的集电极连接设定的组件，从而取得组件识别码、连接设定及组件规格。于另一个范例中，可使用字符串比对方法先检索到具有第二组件的集电极连接设定的所有描述，之后依据描述组件(如电阻、电容、电感等)的语法格式，从这些描述中剖析出各组件的识别码、连接设定及组件规格。于步骤S643，比对关联于第一组件与第二组件集电极的所有直接与间接连接组件的组件连接设定与组件规格，判断这些连接组件是否对称(symmetric)连接于第一组件与第二组件的集电极，是则进行步骤S651的处理，否则进行步骤S661的处理。
如步骤S651，存储第一组件与第二组件为差动对的关联，于此须注意的是，可存储于存储器12或存储装置13中。如步骤S661，判断是否检测完所有的双极性结型晶体管，是则进行步骤S671的处理，否则进行步骤S621的处理。如步骤S671，将所有检测到的差动对，通过输出装置15显示于屏幕画面或打印成报表。
以下举一个实例来说明第二实施例所披露的检测双极性结型晶体管差动对方法。如步骤S611，接收一个网表文件。图6示出了依据本发明第二实施例的网表文件画面，此范例画面显示一个网表文件，其中包含描述(scripts)611至643。图7示出了相应于图6的网表文件的电路设计图(schematic diagram)。于步骤S621，从网表文件取得一个双极性结型晶体管做为第一组件，其中，参考描述711，第一组件识别码为“Q1”，集电极、基极与发射极的连接设定分别为“net8”、“Input2”与“net3”，组件规格为“emitter_L＝0.9u emitter_W＝0.3u”。于步骤S622与S623，取得具第一组件的相同规格的一个双极性结型晶体管做为第二组件，其中，参考描述713，第二组件识别码为“Q0”，集电极、基极与发射极的连接设定分别为“net11”、“Input1”与“net5”，组件规格为“emitter_L＝0.9uemitter_W＝0.3u”。于步骤S631，参考描述711、713、741与743，检测到第一组件的发射极连接到电阻“R1”，第二组件的发射极连接到电阻“R0”，且电阻“R1”与“R0”接连接到一个共同节点“Common”，判断第一组件与第二组件的发射极连接在一起。于步骤S632，参考描述711与713，检测到第一组件的基极连接到一个节点“Input2”，第二组件的基极连接到一个节点“Input1”，判断第一组件与第二组件的基极并没有连接在一起。于步骤S641，参考描述711、721、725与731，取得所有连接于第一组件集电极的组件识别码、连接设定及组件规格。取得的组件包括直接连接于第一组件集电极的电容“C1”与电阻“R4”，以及经由电容“C1”间接连接于第一组件集电极的电阻“R6”。电容“C1”的组件规格为“c＝1p”，电阻“R4”的组件规格为“r＝2k”，而电阻“R6”的组件规格为“r＝3k”。于步骤S642，参考描述713、723、727与733，取得所有连接于第二组件集电极的组件识别码、连接设定及组件规格。取得的组件包括直接连接于第二组件集电极的电容“C0”与电阻“R2”，以及经由电容“C0”间接连接于第二组件集电极的电阻“R5”。电容“C0”的组件规格为“c＝1p”，电阻“R2”的组件规格为“r＝2k”，而电阻“R5”的组件规格为“r＝3k”。于步骤S643，检测到电容“C1”、电阻“R4”、电阻“R6”、电容“C0”、电阻“R2”、电阻“R5”对称连接于第一组件与第二组件的集电极。于步骤S651，存储双极性结型晶体管“Q1”与“Q0”为差动对的关联。于步骤S661与S671，输出双极性结型晶体管“Q1”与“Q0”为差动对的关联结果。
再者，本发明提出一种存储介质，用以存储一计算机程序，上述计算机程序用以实现电路设计辅助方法，此方法会执行如上所述的步骤。图8示出了依据本发明第一与第二实施例的电路设计辅助方法的存储介质示意图。此存储介质90，用以存储一计算机程序920，其计算机程序包含六个逻辑，分别为接收网表文件逻辑921、取得第一与第二组件逻辑922、判断第一与第二组件的控制端点是否不连接逻辑923、判断第一与第二组件的电流导通端点是否对称连接逻辑924、存储第一与第二组件具差动对关联逻辑925以及输出差动对结果逻辑926。
虽然本发明的实施例披露如上，然其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围的前提下可做若干的更动与润饰，因此本发明的保护范围以本发明的权利要求为准。
权利要求
1.一种电路设计辅助方法，被一处理单元加载并执行，该方法包括下列步骤接收一个网表文件；取得上述网表文件中的一个第一四端组件；取得上述网表文件中具有上述第一四端组件的相同规格的一个第二四端组件；依据上述网表文件中的描述执行第一判断，判断上述第一四端组件的控制端点与上述第二四端组件的控制端点是否不连接；依据上述网表文件中的描述执行第二判断，判断上述第一四端组件的导通端点与上述第二四端组件的导通端点是否连接；以及若通过上述第一判断与上述第二判断，则设上述第一四端组件与上述第二四端组件为差动对的关联，输出到输出装置。
2.如权利要求1所述的电路设计辅助方法，于上述第二判断步骤中，更判断连接于上述第一四端组件的导通端点的组件与连接于上述第二四端组件的导通端点的组件是否对称性地连接在一起。
3.如权利要求1所述的电路设计辅助方法，其中上述四端组件为金属氧化物半导体场效应晶体管或双极性结型晶体管。
4.如权利要求1所述的电路设计辅助方法，其中上述控制端点为MOS组件的栅极或BJT组件的基极。
5.如权利要求1所述的电路设计辅助方法，其中上述导通端点为MOS组件的漏极与源极，或BJT组件的发射极与集电极。
6.如权利要求1所述的电路设计辅助方法，于取得第一四端组件与第二四端组件步骤中，使用语法剖析器或依据四端组件的语法格式，来取得上述第一四端组件与上述第二四端组件。
7.如权利要求1所述的电路设计辅助方法，其中上述四端组件为金属氧化物半导体场效应晶体管或双极性结型晶体管，上述控制端点为MOS组件的栅极或BJT组件的基极，上述导通端点为MOS组件的漏极与源极，或BJT组件的发射极与集电极。
8.一种计算机可读取存储介质，用以存储一计算机程序，该计算机程序用以加载至一计算机系统中并且使得该计算机系统执行一个电路设计辅助方法，该方法包括下列步骤接收一个网表文件；取得上述网表文件中的一个第一四端组件；取得上述网表文件中具有上述第一四端组件的相同规格的一个第二四端组件；依据上述网表文件中的描述执行第一判断，判断上述第一四端组件的控制端点与上述第二四端组件的控制端点是否不连接；依据上述网表文件中的描述执行第二判断，判断上述第一四端组件的导通端点与上述第二四端组件的导通端点是否连接；以及若通过上述第一判断与上述第二判断，则设上述第一四端组件与上述第二四端组件为差动对的关联，输出到输出装置。
9.一种电路设计辅助系统，其包括一个存储装置，用以存储一个网表文件；一个输出装置；以及一个处理单元，用以接收上述网表文件，取得上述网表文件中的一个第一四端组件，取得上述网表文件中具上述第一四端组件的相同规格的一个第二四端组件，依据上述网表文件中的描述执行第一判断，判断上述第一四端组件的控制端点与上述第二四端组件的控制端点是否不连接，依据上述网表文件中的描述执行第二判断，判断上述第一四端组件的导通端点与上述第二四端组件的导通端点是否连接，若通过上述第一判断与上述第二判断，则将上述第一四端组件与上述第二四端组件为差动对的关联，输出到上述输出装置。
10.如权利要求9所述的电路设计辅助系统，其中上述第二判断中，还判断连接于上述第一四端组件的导通端点的组件与连接于上述第二四端组件的导通端点的组件是否对称性地连接在一起。
11.如权利要求9所述的电路设计辅助系统，其中上述四端组件为金属氧化物半导体场效应晶体管或双极性结型晶体管。
12.如权利要求9所述的电路设计辅助系统，其中上述控制端点为MOS组件的栅极或BJT组件的基极。
13.如权利要求9所述的电路设计辅助系统，其中上述导通端点为MOS组件的漏极与源极，或BJT组件的发射极与集电极。
14.如权利要求9所述的电路设计辅助系统，于上述处理单元中，使用语法剖析器或依据四端组件的语法格式，来取得上述第一四端组件与上述第二四端组件。
15.如权利要求9所述的电路设计辅助系统，其中上述四端组件为金属氧化物半导体场效应晶体管或双极性结型晶体管，上述控制端点为MOS组件的栅极或BJT组件的基极，上述导通端点为MOS组件的漏极与源极，或BJT组件的发射极与集电极。
16.如权利要求9所述的电路设计辅助系统，其中上述输出装置连接到一显示屏幕或一部打印机。
全文摘要
一种电路设计辅助方法，由一处理单元加载并执行。首先，接收一个网表文件，取得上述网表文件中的第一四端组件，取得网表文件中具有第一四端组件的相同规格的第二四端组件。依据网表文件中的描述执行第一判断，判断第一四端组件的控制端点与第二四端组件的控制端点是否不连接。依据网表文件中的描述执行第二判断，判断第一四端组件的导通端点与第二四端组件的导通端点是否连接。最后，若通过第一判断与第二判断，则将第一四端组件与第二四端组件为差动对的关联，输出到输出装置。
文档编号G06F17/50GK1801156SQ200510003960
公开日2006年7月12日 申请日期2005年1月5日 优先权日2005年1月5日
发明者陈升佑 申请人:络达科技股份有限公司