专利名称：一种数字音频i的制作方法
技术领域：
本发明涉及多媒体产品的电路板设计、集成电路设计和数字音频I2S接口领域，尤其涉及一种数字音频I2S接口时钟提供方法。
背景技术：
目前，在多媒体产品领域中的数字音频输出和交换常用到SPDIF和I2S接口，其中I2S接口是飞利浦公司制定的一种数字音频设备之间的音频数据传输总线标准，这种接口需要输入时钟信号。为了产生I2S接口的时钟信号，一般的做法是额外增加一个锁相环来产生时序，这样做的结果是面积和成本上升，费用较高。
发明内容
本发明针对现有技术的成本较高的问题，提供一种数字音频I2S接口时钟提供方法，该方法不需要增加额外的锁相环，降低了成本。
本发明解决其技术问题所采用的技术方案是一种数字音频I2S接口时钟提供方法，所述数字音频系统包括一个系统时钟(如27MHZ)，对系统时钟进行分频得到时钟MCLK，由时钟MCLK进一步分频提供整个I2S的时钟。
进一步地，所述对系统时钟进行分频得到时钟MCLK具体为(1)系统时钟进行x分频得到时钟CLK_DIVx，(2)经过m个CLK_DIVx后，对系统时钟进行y分频得到时钟CLK_DIVy，(3)经过n个CLK_DIVy后再对系统时钟进行m次x分频，n次y分频这样循环分频，分频得到的CLK_DIVx，CLK_DIVy就是MCLK，其中m，n，x，y的取值根据系统时钟以及MCLK时钟而定。
本发明的有益效果是，可以利用音视频系统自带的时钟，而无须增加额外的锁相环，降低了成本和产品的面积以及功耗，以这种方式产生的时钟和现有方法产生标准的时钟所得到的声音，人耳完全分辨不出。
图1是I2S接口内部时钟关系图；图2是现有的提供I2S接口时钟的方法；图3是本发明的提供I2S接口时钟的方法；图4是16位PCM的I2S数字音频时序。
图5是本发明的采样频率产生图。
具体实施例方式
目前，在数字电视音频输出和数字音频数据交换领域常使用到SPDIF和I2S接口，其中I2S接口是飞利浦公司制定的一种数字音频设备之间的音频数据传输总线标准，如图1所示，这种总线有4根物理导线一根传输串行数据的SD，一根为数据提供位时钟的SCK，一根为切换左右声道数据帧提供时钟的WS，一根为系统提高同步时钟的MCLK。由于有独立的时钟信号，这种总线传输速率快，加上其提供的主时钟为接受芯片提供了接收时序，于是整个传输系统采用了单一时钟，所以时差极小。串行数据传送时钟SCK和左右声道选择时钟WS都由系统时钟MCLK提供，为了产生MCLK时钟，当前业内通常的做法是如图2所示，为I2S接口单独提供一个锁相环2者提供一个锁相环和一个晶振，显然，这会增加芯片的成本。
本发明的数字音频I2S接口时钟提供方法无须增加额外的锁相环就能实现I2S接口的时钟提供，如图3所示，由于多媒体处理系统拥有一个系统时钟，所以可以利用时钟处理模块中的时钟输出信号，通过增加一个简单的分频器12，这样就可以给MCLK提供时钟，进而提供整个I2S的时钟。
本发明的补码乘法处理方法如下如图3所示，这是一个多媒体产品的框图，其中多媒体处理系统模块把解码后的数字音频数据发送给数字音频I2S接口，晶振1通过时钟处理模块向多媒体处理系统模块提供时钟信号，时钟处理模块由锁相环11和分频器11组成，现在利用系统现有的时钟处理模块通过分频器12向数字音频I2S接口提供时钟。
本发明的补码乘法处理方法具体步骤如下(1)增加分频器12；(2)从系统固有的时钟处理模块对音视频时钟(如27MHz)经过分频，然后输出时钟信号MCLK到分频器12；(3)从分频器12根据MCLK分频产生其它时钟信号输入到数字音频I2S接口。
下面以一个实例来说明。
如图4所示，这是飞利浦其中一款音频DA芯片(CS4360芯片)要求提供的I2S时序波形。我们就以这个芯片的I2S时序为例来说明一下实现的方法。
一个WS周期内左右声道的SD的比特位为32位，也就是音频的PCM精度最高可以表示到32位。图4中PCM精度为16位，每个采样周期WS对应64比特位SD、64个SCK时钟周期。因此WS可由SCK经过64分频得到，SCK可由MCLK经过f次分频得到，这里f取值为4。在音频解码中，采样频率WS非常不固定，且没有规律性，如32KHZ、44.1KHZ、48KHZ等；为了获得WS就需要SCK为2.048MHz、2.8224MHz、3.072MHz；为了获得这样的SCK时钟，就需要MCLK拥有8.192MHz、11.2896MHz、12.288MHz这样的时钟。
根据视频的ITU656格式的要求，一般音视频系统中都会有一个27MHZ时钟。所以我们在音视频处理系统中可以利用27MHZ时钟分频出各种上面提到的采样频率。我们以MCLK是SCK的f倍(这里f＝4)，SCK是WS的64倍，即MCLK＝11.2896MHz、SCK＝2.8224MHz、WS＝44.1KHZ为例来说明这个分频过程。
我们首先对27MHZ时钟进行x分频得到时钟CLK_DIVx，经过m个CLK_DIVx后，对27MHZ进行y分频得到时钟CLK_DIVy，经过n个CLK_DIVy后再对27MHZ进行m次x分频，n次y分频这样循环分频。这里取x＝2，y＝4，m＝103，n＝25(2m+2n＝256)，分频得到的CLK_DIVx，CLK_DIVy就是MCLK，然后SCK根据MCLK进行f分频(这里f＝4)，WS根据SCK进行64分频，这样就完成了整个分频操作，得到如图5所示波形。
计算可得，分频出来的采样频率WS为44.117KHZ，非常接近我们所要求的44.1KHZ。如果分别取m＝116，n＝12，就可以得到48.21KHZ时钟，接近上面提到的48KHZ；取m＝46，n＝82，就可以32.14KHZ时钟，接近上面提到的32KHZ。
这样，根据视频所固有的27MHZ和不同的x，y，m，n的取值，就可以得到音频所要求的各种采样频率，而且还可以微调，误差低于5‰。其它各种基于飞利浦公司的I2S格式所演变的数字音频格式均可以用上述方法得到各种时钟。另外，根据x，y，m，n的不同取值，除27MHZ时钟外，我们也可以利用其它频率如30MHZ、54MHZ等，以这种原理来分频得到各种采样频率。我们在飞利浦的几款音频DA芯片上验证，以这种方式产生的时钟和用锁相环产生标准的时钟所得到的声音，人耳完全分辨不出。所以，这种采样频率产生方式是完全可行的。在我们的设计中，利用这种方法对音频的数字输出格式做处理，产生I2S等3种格式串行输出格式，节约了一个锁相环，降低了成本。
权利要求
1.一种数字音频I2S接口时钟提供方法，所述数字音频系统包括一个系统时钟，其特征在于，对系统时钟进行分频得到时钟MCLK，由时钟MCLK进一步分频提供整个I2S的时钟。
2.根据权利要求1所述的数字音频I2S接口时钟提供方法，所述对系统时钟进行分频得到时钟MCLK具体为(1)对系统时钟进行x分频得到时钟CLK_DIVx。(2)经过m个CLK_DIVx后，对系统时钟进行y分频得到时钟CLK_DIVy。(3)经过n个CLK_DIVy后再对系统时钟进行m次x分频，n次y分频这样循环分频，分频得到的CLK_DIVx，CLK_DIVy就是MCLK，其中m，n，x，y的取值根据系统时钟以及MCLK时钟而定。
全文摘要
本发明提供了一种数字音频I
文档编号G06F1/04GK1716152SQ200510050608
公开日2006年1月4日 申请日期2005年7月7日 优先权日2005年7月7日
发明者郭斌林, 莫国兵, 朱江明 申请人:杭州晶图微芯技术有限公司