专利名称：以cmos记忆体辅助bios除错的方法
技术领域：
本发明涉及一种辅助基本输入输出系统(BIOS)除错的方法，特别是涉及一种利用互补金属氧化物半导体(Complementary Metal-OxideSemiconductor Random Access Memory)记忆体辅助BIOS除错卡以运用于BIOS除错的以互补金属氧化物半导体(CMOS)记忆体辅助基本输入输出系统(BIOS)除错的方法。
背景技术：
在现有习知的技艺中，BIOS研发阶段最常用的方式即是将一BIOS除错卡安插于主机板上以显示除错码，若是测试期间发生问题，研发人员可通过除错码以了解问题的可能来源，进一步追查的核心所在。
请参阅图1所示，其为先前BIOS除错的流程图，其包括以下步骤提供一主机板(步骤S101)，其主机板具有一记忆体单元，此记忆体单元是为一可程式可抹写的记忆体，如一电子可抹写程式化唯读记忆体(Electrically & Erasable Programmable Read Only Memory；EEPROM)或一可抹写程式化唯读记忆体(Erasable Programmable Read Only Memory；EPROM)；提供一BIOS除错卡，安插于主机板上(步骤S102)，其BIOS除错卡具有一显示单元及一测试用BIOS，会在开机之后写入主机板的记忆体单元；以及执行一开机阶段工作并显示除错码(步骤S103)，在写入测试用的BIOS至记忆体单元后，被写入记忆体单元的BIOS会输出一除错码至BIOS除错卡以显示单元显示，并执行与除错码相对应的一开机阶段工作，使测试人员了解目前测试情况。
判断是否完成开机阶段工作(步骤S104)，若为是，则结束BIOS除错工作(步骤S105)，若为否，则回到执行一开机阶段工作并显示除错码步骤(步骤S103)，以便重复显示错误的开机阶段工作所对应的除错码，使测试人员了解问题所在。
但是，若执行开机阶段工作时发生异常状况，如当机以致于需要手动重新开机，自动关机或自动重新开机等情况发生，除错码会被消除而无法使测试人员知道错误的来源以至于无法了解其问题的关键所在，进而增加BIOS除错流程的复杂程度由此可见，上述现有的基本输入输出系统(BIOS)除错的方法在方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决基本输入输出系统(BIOS)除错的方法存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般方法又没有适切的方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的以互补金属氧化物半导体(CMOS)记忆体辅助基本输入输出系统(BIOS)除错的方法，便成了当前业界极需改进的目标。
有鉴于上述现有的基本输入输出系统(BIOS)除错的方法存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的以互补金属氧化物半导体(CMOS)记忆体辅助基本输入输出系统(BIOS)除错的方法，能够改进一般现有的基本输入输出系统(BIOS)除错的方法，使其更具有实用性。经过不断的研究、设计，并经反复试作及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，克服现有的基本输入输出系统(BIOS)除错的方法存在的缺陷，而提供一种新的以互补金属氧化物半导体(CMOS)记忆体辅助基本输入输出系统(BIOS)除错的方法，所要解决的技术问题是使其可以避免在BIOS除错流程之中，除错码因异常当机以致于需要手动重新开机、自动关机或自动重新开机等情况而消失，进而使测试人员无法取得前次除错流程的除错码，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的以互补金属氧化物半导体(CMOS)记忆体辅助基本输入输出系统(BIOS)除错的方法，其包括以下步骤提供一具有一CMOS记忆体的主机板，该CMOS记忆体具有复数个资料栏位，其至少包括一即时码栏位，一错误码栏位及一开机完成位元；提供一BIOS除错卡，安插于该主机板上，其具有一测试用BIOS，在开机时写入该主机板的一记忆体单元形成一主机板BIOS，其用以控制主机板的电路及存取该CMOS记忆体，以及一显示单元；检查该开机完成位元是否已设定，其使该主机板BIOS判断前次开机是否完成，若否，该主机板BIOS会将该即时码栏位的数值储存于该错误码栏位中而后清除该开机完成位元，若是，该主机板BIOS将直接清除该开机完成位元；储存一除错码并执行一开机阶段工作，该主机板BIOS会储存该除错码于该即时码栏位，接着执行该开机阶段工作；判断是否完成该开机阶段工作，若否，则进行该储存除错码于即时码栏位步骤，若是，则该主机板BIOS设定该开机完成位元；以及显示该错误码栏位的数值，该主机板BIOS会输出该错误码栏位的数值至该BIOS除错卡以该显示单元显示。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的以互补金属氧化物半导体(CMOS)记忆体辅助基本输入输出系统(BIOS)除错的方法，其中所述的CMOS记忆体是为一互补金属氧化物半导体随机存取记忆体(Complementary Metal-Oxide Semiconductor RandomAccess Memory，CMOS RAM)。
前述的以互补金属氧化物半导体(CMOS)记忆体辅助基本输入输出系统(BIOS)除错的方法，其中所述的记忆体单元是为一电子可抹写程式化唯读记忆体(Electrically & Erasable Programmable Read Only Memory；EEPROM)或一可抹写程式化唯读记忆体(Erasable Programmable Read Only Memory；EPROM)。
前述的以互补金属氧化物半导体(CMOS)记忆体辅助基本输入输出系统(BIOS)除错的方法，其中所述的储存一除错码并执行一开机阶段工作步骤更包括下列步骤该主机板BIOS会在储存该除错码于该即时码栏位的同时，将该除错码输出至该BIOS除错卡以该显示单元显示。
前述的以互补金属氧化物半导体(CMOS)记忆体辅助基本输入输出系统(BIOS)除错的方法，其中所述的显示单元是为一液晶荧幕或一七段显示器。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发明的主要技术内容如下基于上述目的，本发明提供一种以互补金属氧化物半导体(CMOS)记忆体辅助基本输入输出系统(BIOS)除错的方法，是提供一主机板与一BIOS除错卡，此主机板具有一记忆体单元，其为一可程式可抹写记忆体，以及一CMOS记忆体，其具有一即时码栏位、一错误码栏位及一开机完成位元，且CMOS记忆体是为一互补金属氧化物半导体随机存取记忆体(CMOS RAM)，其利用主机板的一电池供电以使其在关机之时仍可储存资料，再将一BIOS除错卡安插于主机板上，其BIOS除错卡具有一显示单元及一测试用BIOS，此测试用BIOS会在开机时先写入主机板的记忆体单元以形成一主机板BIOS，其用以控制主机板的电路及存取CMOS记忆体。
主机板BIOS在进行侦错过程之中会执行一开机阶段工作，并将对应开机阶段工作的一除错码在进行开机阶段工作之前储存于即时码栏位中以及输出至BIOS除错卡以显示单元显示其除错码，使测试人员了解现在所进行的开机阶段工作，并且在开机阶段工作完成之后设定开机完成位元以表示开机运作正常结束，并无异常情况发生。若是开机阶段工作发生异常状况如BIOS资料设计错误时，则开机完成位元不会被设定以表示开机并未完整运行，并且会重复显示与其相对应的除错码。然而，就算发生比较严重的情况如当机以致于需要手动重新开机、异常自动关机或自动重新开机等情况，因利用CMOS记忆体的资料储存特性，除错码不会随着关机而消失。
不论前次开机是否运作完整，每次开机时BIOS会检测开机完成位元是否被设定，其用以判断前次的开机是否运作完整，若是前次开机运作不完整，BIOS会将即时码栏位的数值存入错误码栏位，并于开机完成之后将错误码栏位的储存值输出至BIOS除错卡以显示单元显示，以使测试人员能进一步了解前次开机发生异常情况的问题所在。
经由上述可知，本发明是有关于一种以互补金属氧化物半导体(CMOS)记忆体辅助基本输入输出系统(BIOS)除错的方法，是利用一设置在主机板上的一CMOS记忆体储存BIOS除错流程中所产生的一除错码，并利用主机板的一电池维持CMOS记忆体的供电使其在关机时仍可储存资料的特性，使测试人员在再次开机时仍可从CMOS记忆体取得前次开机期间最后储存的除错码，避免BIOS除错流程所产生的除错码因异常关机而消失，使测试人员无法了解问题来源，进而增加除错的复杂度。
借由上述技术方案，本发明以互补金属氧化物半导体(CMOS)记忆体辅助基本输入输出系统(BIOS)除错的方法至少具有下列优点本发明利用此一CMOS记忆体在关机之时仍可储存资料的特性，即使BIOS除错流程中有不正常的自动关机情况发生，储存于CMOS记忆体的资料不会因此消失，测试人员可在再次开机经由CMOS记忆体取得前次开机的除错码，大幅降低BIOS除错的复杂度。
综上所述，本发明特殊的以互补金属氧化物半导体(CMOS)记忆体辅助基本输入输出系统(BIOS)除错的方法，其具有上述诸多的优点及实用价值，并在同类方法中未见有类似的设计公开发表或使用而确属创新，其不论在方法上或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的基本输入输出系统(BIOS)除错的方法具有增进的多项功效，从而更加适于实用，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
图1是先前BIOS除错的流程图。
图2是为本发明BIOS除错卡与CMOS记忆体的关系示意图。
图3是本发明BIOS除错的流程图。
100BIOS除错卡110测试用BIOS
120显示单元200主机板210记忆体单元220CMOS记忆体221即时码栏位222错误码栏位223开机完成位元步骤S101提供一主机板步骤S102提供一BIOS除错卡，安插于主机板上步骤S103执行一开机阶段工作并显示除错码步骤S104判断是否完成开机阶段工作步骤S105结束BIOS除错工作步骤S301提供一具有一CMOS记忆体的主机板步骤S302提供一BIOS除错卡，安插于主机板上步骤S303检查开机完成位元是否已设定步骤S304将即时码栏位的数值储存于错误码栏位中步骤S305清除开机完成位元步骤S306储存一除错码并执行一开机阶段工作步骤S307判断是否完成开机阶段工作步骤S308设定开机完成位元步骤S309显示错误码栏位的数值具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的以互补金属氧化物半导体(CMOS)记忆体辅助基本输入输出系统(BIOS)除错的方法其具体实施方式
、方法、步骤、特征及其功效，详细说明如后。
请参阅图2所示，其为本发明BIOS除错卡与CMOS记忆体的关系示意图，其包括一主机板200，其具有一CMOS记忆体220及一记忆体单元210，此CMOS记忆体具有一即时码栏位221，用以在BIOS除错流程中储存一除错码，一开机完成位元223，在BIOS除错流程中用以判定前次开机是否成功，及一错误码栏位222，在前次开机不成功时储存即时码栏位的一数值；以及一BIOS除错卡100，此BIOS除错卡100安插于主机板200上，其包括一测试用BIOS110及一显示单元120，其用以显示除错码。
其中，测试用BIOS110会在除错流程开始时先写入记忆体单元210，以控制主机板200的电路与存取CMOS记忆体220，此CMOS记忆体220是为一互补金属氧化物半导体随机存取记忆体(Complementary Metal-OxideSemiconductor Random Access Memory，CMOS RAM)，其为利用主机板200的一电池供电以维持资料储存的一小量记忆体单元；而记忆体单元210是为一电子可抹写程式化唯读记忆体(Electrically & ErasableProgrammable Read Only Memory，EEPROM)或一可抹写程式化唯读记忆体(Erasable Programmable Read Only Memory，EPROM)，以及显示单元是为一液晶荧幕或是七段显示器。
请参阅图3所示，其是为本发明BIOS除错流程图，其包括以下步骤提供一具有一CMOS记忆体的主机板(步骤S301)，是提供一主机板200，其具有一CMOS记忆体220，此CMOS记忆体220具有复数个资料栏位，至少包括一即时码栏位221，一错误码栏位222及一开机完成位元223。
提供一BIOS除错卡，安插于主机板上(步骤S302)，将一BIOS除错卡100安插于主机板200上，此BIOS除错卡100具有一显示单元120以及一测试用BIOS110，此测试用BIOS110的资料会先写入记忆体单元210以形成一主机板BIOS，用以控制主机板200的电路及存取CMOS记忆体220。
检查开机完成位元是否已设定(步骤S303)，主机板BIOS会经由检查开机完成位元的设定与否，判断前次开机是否完成，若为否，即主机板BIOS会将即时码栏位221的数值储存于错误码栏位222中(步骤S304)而后清除开机完成位元(步骤S305)，若为是，则主机板BIOS直接清除开机完成位元(步骤S305)。
储存一除错码并执行一开机阶段工作(步骤S306)，主机板BIOS会先执行开机阶段工作，并在其开机阶段工作执行之前，先储存对应开机阶段工作的除错码于即时码栏位221中，同时输出至BIOS除错卡100以显示单元120显示其除错码。
判断是否完成开机阶段工作(步骤S307)，在完成开机阶段工作后，主机板BIOS会判断开机阶段工作是否完整的运行结束；若为否，则进行储存一除错码并执行一开机阶段工作步骤(步骤S306)，显示错误的开机阶段工作所对应的除错码，使测试人员了解问题所在；若为是，则设定开机完成位元(步骤S308)，以表示开机阶段工作已被完整的运行则无发生错误。
最后，显示错误码栏位的数值(步骤S309)，主机板BIOS会输出错误码栏位222的数值至BIOS除错卡100，并以显示单元120显示，此错误码栏位222的数值即为前次开机失败或当机时最后储存的除错码。
由上述可知，测试人员在BIOS除错流程中可直接从BIOS除错卡的显示单元立即取得除错码，即使在除错流程中发生异常当机或自动关机，仍可利用CMOS记忆体储存资料的特性于再次开机之后取得前次开机时最后储存的除错码，使测试人员知道发生异常状况的地方，进而追查问题的来源所在。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
权利要求
1.一种以互补金属氧化物半导体记忆体辅助基本输入输出系统除错的方法，其特征在于其包括以下步骤提供一具有一CMOS记忆体的主机板，该CMOS记忆体具有复数个资料栏位，其至少包括一即时码栏位，一错误码栏位及一开机完成位元；提供一BIOS除错卡，安插于该主机板上，其具有一测试用BIOS，在开机时写入该主机板的一记忆体单元形成一主机板BIOS，其用以控制主机板的电路及存取该CMOS记忆体，以及一显示单元；检查该开机完成位元是否已设定，其使该主机板BIOS判断前次开机是否完成，若否，该主机板BIOS会将该即时码栏位的数值储存于该错误码栏位中而后清除该开机完成位元，若是，该主机板BIOS将直接清除该开机完成位元；储存一除错码并执行一开机阶段工作，该主机板BIOS会储存该除错码于该即时码栏位，接着执行该开机阶段工作；判断是否完成该开机阶段工作，若否，则进行该储存除错码于即时码栏位步骤，若是，则该主机板BIOS设定该开机完成位元；以及显示该错误码栏位的数值，该主机板BIOS会输出该错误码栏位的数值至该BIOS除错卡以该显示单元显示。
2.根据权利要求1所述的以互补金属氧化物半导体记忆体辅助基本输入输出系统除错的方法，其特征在于其中所述的CMOS记忆体是为一互补金属氧化物半导体随机存取记忆体。
3.根据权利要求1所述的以互补金属氧化物半导体记忆体辅助基本输入输出系统除错的方法，其特征在于其中所述的记忆体单元是为一电子可抹写程式化唯读记忆体或一可抹写程式化唯读记忆体。
4.根据权利要求1所述的以互补金属氧化物半导体记忆体辅助基本输入输出系统除错的方法，其特征在于其中所述的储存一除错码并执行一开机阶段工作步骤更包括下列步骤该主机板BIOS会在储存该除错码于该即时码栏位的同时，将该除错码输出至该BIOS除错卡以该显示单元显示。
5.根据权利要求1所述的以互补金属氧化物半导体记忆体辅助基本输入输出系统除错的方法，其特征在于其中所述的显示单元是为一液晶荧幕或一七段显示器。
全文摘要
本发明是有关于一种以互补金属氧化物半导体(CMOS)记忆体辅助基本输入输出系统(BIOS)除错的方法，是利用一设置在主机板上的一CMOS记忆体储存BIOS除错流程中所产生的一除错码，并利用主机板的一电池维持CMOS记忆体的供电使其在关机时仍可储存资料的特性，使测试人员于再次开机时仍可从CMOS记忆体取得前次开机期间最后储存的除错码，避免BIOS除错流程所产生的除错码因异常关机而消失，使测试人员无法了解问题来源，进而增加除错的复杂度。
文档编号G06F11/14GK1996260SQ20051013766
公开日2007年7月11日 申请日期2005年12月31日 优先权日2005年12月31日
发明者柯建兴, 萧家一, 林忠建 申请人:英业达股份有限公司